计算机系统结构总复习题填空选择判断.docx
- 文档编号:15342431
- 上传时间:2023-07-03
- 格式:DOCX
- 页数:27
- 大小:550.43KB
计算机系统结构总复习题填空选择判断.docx
《计算机系统结构总复习题填空选择判断.docx》由会员分享,可在线阅读,更多相关《计算机系统结构总复习题填空选择判断.docx(27页珍藏版)》请在冰点文库上搜索。
计算机系统结构总复习题填空选择判断
二、填空题
1、按照Flynn分类法,根据指令流和数据流的不同组织方式,计算机系统的结构可以分为SISD(单指令流单数据流)、MISD、MIMD或单指令流多数据流和多指令流多数据流。
2、Amdahl等人在1964年把系统结构定义为:
由程序设计者所看到的一个计算机系统的属性,即概念性结构和功能特性。
3、指令系统是软件设计人员与硬件设计人员之间的一个主要分界面,也是他们之间互相沟通的一座桥梁。
在计算机系统的设计过程中,指令系统的设计是非常关键的,它必须由软件设计人员和硬件设计人员共同来完成。
4、实现程序移植的主要途径有统一高级语言、系列机、模拟和仿真。
5、系列机软件兼容必须做到向后兼容,尽可能争取向上兼容。
6、开发并行性是为了并行处理,并行性又包括有同时性和并发性二重含义。
7、浮点数尾数基值增大。
可使运算中的精度损失减小可表示数的精度变降低。
8、浮点数阶码位数影响数的可表示范围大小,尾数位数影响数的可表示精度大小。
9、设计指令系统时,在功能方面的基本要求是:
指令系统的完整性、规整性、高效率和兼容性。
10、根据多台外围设备共享通道的不同情况,可将通道分为三种类型:
字节多路通道、选择通道和数组多路通道。
11、输入输出设备的异步性、实时性、与设备无关性三个特点是现代计算机系统必须具备的共同特性。
12、评价存贮器性能的基本要求是大容量、高速度和低价格。
13、虚拟存贮器主要是为解决主存容量满足不了要求发展出来的。
14、Cache存贮器是为解决主存速度满足不了要求发展出来的。
15、虚拟存贮器是增加辅助软硬件。
使主、辅存形成整体,速度接近于主存的。
容量是辅存的。
16、Cache存贮器是增加辅助硬件,使之速度接近于Cache的,容量是__主_存的。
17、Cache存贮器对应用程序员是透明的。
对系统程序员是透明的(填“透明”或“不透明”)
18、程序在时间上的局部性表现在,最近未来要用的信息可能就是现在正在使用的信息,这是因为程序中有存在着循环。
19、程序在空间上的局部性主要是因为程序通常是地存储和执行,数据通常是地存贮。
20、虚拟存贮器按映象算法不同,存贮管理方式有段式、页式和段页式3种。
21、在虚拟存储器中有三种地址空间,一种是应用程序员用来编写程序的地址空间,称为
虚拟地址空间第二种是主存储器的地址空间,第三种是辅存地址空间,也就是磁盘存储器的地址空间。
它们对应的三种地址分别是虚拟地址、主存地址和辅存地址。
22、段式虚拟存贮器是用段表来进行地址映象和变换的。
23、段页式虚拟存储器的内部地址映象表机构有快表和慢表两部分。
24、页面替换是发生于页面失效,同时又发生页面争用的时候。
25、评价虚拟存贮器所用替换算法的好坏,主要是看主存命中率的高低,其次看算法是否易于实现,以及所需的辅助软硬件的多少。
26、Cache存贮器地址映象大多采用全相联映象或组相联映象,以利于实现。
27、Cache存贮器采用组相联的映象规则是组间直接映象,组内各块间全相联映象。
28、Cache存贮器写操作时,只写入Cache,仅当需要块替换时,才将其写回主存。
称这种修改主存块内容的方法为写回法。
29、在Cache存贮器中,CPU每次写Cache的同时,也写入主存,称这种更新主存块内容的方法为写直达法。
30、Cache写不命中时,只写入主存储器,并不将该字所在块由主存调入Cache。
称此分配法为不按写分配法。
31、CPU写Cache不命中时,除写入主存外,同时还将含该字的主存块调入Cache。
称此分配法为按写分配法。
32、层次存储系统的设计的目的是使有效存取时间接近于最内层存储器的存取时间,使总体的平均每字成本接近于最外层存储器的每字成本,容量接近于最大存储器的容量。
33、解决重叠和流水中的操作数相关,不外乎是推后法和设置相关专用通路法两种基本方法。
34、流水有部件、处理机、系统等不同等级,多个处理机之间的流水属系统级流水,也称宏流水。
35、多功能流水线各功能段同时只能按某一种功能联接的称为静态流水线。
36、多功能流水线各功能段同时可按不同运算或功能联接工作,称此流水线为动
态流水线。
37、流水线消除速度瓶颈的方法有瓶颈过程再细分和瓶颈子过程多套并联两种。
38、向量处理机的结构主要有存储器-存储器结构和寄存器-寄存器结构两种。
39、先行控制(Look-ahead)技术的关键是缓冲技术和预处理技术,以及这两者的相结合。
通过对指令流和数据流的预处理和缓冲,能够尽量使指令分析和指令执行部件独立地工作,并始终处于忙碌状态。
三、判断题
1、系统是否设浮点运算指令,对计算机系统结构是透明的。
(×)
2、软硬功能分配时,提高软件功能的比例会提高系统灵活性,也会提高解题速度。
(×)
3、经常用的基本单元功能,宜于用软件实现,以降低实现费用。
(×)
4、系列机应用软件应做到向前兼容,力争向下兼容。
(×)
5、系列机不再是方向,因为它约束了计算机系统结构的发展。
(×)
6、系列机低档低价格,但性能太低;高档机高性能,但价格太高。
因此,为获得高性能价格比,应尽可能购置性能价格比高的中档机。
(√)
7、二进制数表示数据信息较之二一十进制数表示,其存贮空间利用率低,运算速度要快。
(X)
8、浮点数尾数下溢处理采用舍入法还是恒置"1"法,对计算机系统结构是不透明的。
(X)
9、对概率不等的事件用Huffman编码,其具体编码不唯一,但平均码长肯定是唯一的,且是最短的。
(√)
10、多数I/O系统的结构应面向操作系统设计,考虑如何在操作系统与I/O系统之间进行合理的软、硬件功能分配。
(√)
11、低速打印机,在总线上传送数据时,其"数据宽度"宜用可变长块。
(X)
12、磁盘设备在数据传送时,数据宽度宜采用单字或单宇节。
(X)
13、对标量数据来说,并行主存系统的实际频宽采用多体单字方式的要比采用单体单字方式组成的高。
(√)
14、在存贮体系中,地址的映象与地址的变换没有区别。
(X)
15、虚拟存贮器内部地址映象方式的选择,依据于是否有高的主存命中率,而不是高的实页冲突概率。
(X)
16、页面失效请求可以在每条指令执行到末尾时检测,以便在此时看是否调页。
(X)
17、Cache组相联映象的块冲突概率比直接映象的高。
(X)
18、采用LRU替换的Cache存贮器,分配给程序的Cache容量一定时,块的大小增大,Cache的命中率将先上升,到一定时候又会逐渐降低。
(X)
19、Cache存贮器等效访问速度达不到接近于第一级Cache的,可以增加Cache容量来解决。
(√)
20、指令的重叠解释,既可加快程序的解释,又能加快指令的解释。
(X)
21、要使线性流水线的实际吞吐率接近于理想的最大吞吐率,应将子过程数分得越多越好。
(X)
22、只要将子过程进一步细分,就可以使流水线吞吐率进一步提高。
(X)
23、流水机器处理中断应着眼于解决断点现场如何保存和恢复,并不在于如何缩短断流的时间,去追求流水的高吞吐率和高效率。
(X)不敢确定的
四、问答题
1、实现软件移植的途径有哪些?
各受什么限制?
答:
软件移植的途径主要有:
统一高级语言,系列机,模拟与仿真。
统一高级语言,由于只能实现高级语言软件的移植,而目前高级语言种类繁多,无法完全统一成一种,只能相对统一成少数几种。
系列机,由于系列内各档机器的结构变化不能太大,到一定时候会阻碍系列发展,只能实现在结构相同或相近的机器间的汇编语言应用软件的移植。
模拟与仿真,模拟是用宿主机的机器指令解释,机器语言差别大时,速度慢;仿真是用宿主机的微程序解释,当机器差异大时,仿真困难,仿真的效率和灵活性差。
2、计算机系统的Flynn(弗林)分类法是按什么来分类的?
共分哪几类?
解释其含义。
答:
弗林分类法是按指令流、数据流及其多倍性分类的。
共分四类。
SISD--指令部件只对一条指令处理,只控制一个操作部件操作。
如一般的串行单处理机。
SIMD--由单一指令部件同时控制多个重复设置的处理单元,执行同一指令下不同数据的操作。
如阵列处理机。
MISD--多个指令部件对同一数据的各个处理阶段进行操作。
这种机器很少见。
MIMD--多个独立或相对独立的处理机分别执行各自的程序、作业或进程。
例如多处理机。
3、计算机系统结构的定义是什么?
它与计算机组成、计算机实现有什么区别和联系?
4.计算机设计人员需要完成哪些设计任务?
5.什么是RISC?
什么是CISC?
RISC的主要特点是什么?
6.什么是地址映象和地址变换,它们之间有什么关系?
7.Cache存储系统有几种替换算法,有什么区别?
8.流水线中的“瓶颈”是如何产生的?
有什么办法可以解决流水线“瓶颈”问题?
9、在页式虚拟存贮器中,什么叫页面失效?
什么叫页面争用?
什么时候两者同时发生?
什么时候两者不同时发生?
答:
要访间的虚页不在实际主存申时,就会发生页面失效。
当页面调入主存,主存中的页面位置全部已被其它虚页占用时,就会发生页面争用。
当分配给程序的内存已被全部占用之后,只要发生页面失效,就一定会发生页面争用。
反之,发生页面失效,并不会发生页面争用。
10、计算机系统“由中间开始”设计,其“中间”指的是什么地方?
这样设计的好处是什么?
答:
"中间"是指多级层次结构中的软、硬件交界面,目前是处于传统机器级与操作系统机器级之间。
这样设计,能合理地进行软、硬件的功能分配,优化软、硬件设计,可为软件和应用提供更多更好的硬件支持,可使软、硬件同时设计,缩短系统的设计周期。
五、计算题
1、用一台40MHZ处理机执行标准测试程序,它含的混合指令数和相应所需的时钟周期数如下:
指令类型
指令数
时钟周期数
整数运算
45000
1
数据传送
32000
2
浮点
15000
2
控制传送
8000
2
求有效CPI、MIPS速率和程序的执行时间。
2、某台计算机只有Load/Store指令能对存储器进行读/写操作,其它指令只对寄存器进行操作。
根据程序跟踪实验结果,已知每种指令所占的比例及CPI数如下:
(1)求上述情况下的平均CPI。
(2)假设程序由M条指令组成。
算逻运算中25%的指令的两个操作数中的一个已在寄存器中,另一个必须在算逻指令执行前用Load指令从存储器取到寄存器。
因此有人建议增加另一种算逻指令,其特点是一个操作数取自寄存器,另一个操作数取自存储器,即寄存器?
存储器类型,假设这种指令的CPI等于2。
同时,转移指令的CPI变为3。
求新指令系统的平均CPI。
3、某机器有10条指令,使用频度分别为:
,,,,,,,,,。
(1)计算用等长操作码编码的平均码长;4
(2)构造Huffman树;
(3)写出Huffman的一种编码,并计算其平均码长;
(4)只有二种码长,求平均码长最短的扩展操作码编码及其平均码长。
4、有一条流水线如下所示。
(1)求连续输入10条指令,该流水线的实际吞吐率和效率;
(2)该流水线的瓶颈在哪一段?
请采取三种不同的措施消除此“瓶颈”。
对于你所给出的新流水线,计算连续输入10条指令时,其实际吞吐率和效率。
5、试根据以下指令,阐述先行控制技术的工作过程:
nLOADR1,A1
n+1ADDR1,R2
n+2JMPL
⋯
1:
取指令n至先行指令缓冲栈
2取指令n+1至先行指令缓冲栈指令分析器分析指令n,计算出A1主存有效地址送入先行读数栈中的先行地址缓冲寄存器,置标志位为0,由先行读数栈负责到主存储器中读操作数;同时用先行读数栈的寄存器编号替换原来指令中的主存地址码字段,形成RR型指令送入先行操作栈。
先行读数栈向主存储器申请读操作数,将操作数写入先行读数栈的先行操作数寄存器,置标志位为1。
3取指令n+2至先行指令缓冲栈指令分析器分析指令n+1,指令为RR型,直接送入先行操作栈。
运算器执行指令n,将寄存器编号对应先行读数栈中的先行操作数写入寄存器R1。
4指令分析器分析指令n+2,将转移地址L送入先行程序计数器PC1和现行程序计数器PC中,指令缓存栈按照PC1重新向存储控制器申请取指令。
运算器执行n+1指令,将结果送入R1
⋯
(仅供参考,不作为考试标准),
一选择题(30分,每题2分)
1计算机系统结构设计者所关心的是________所看到的的计算机结构。
A)硬件设计人员B)逻辑设计人员
C)机器语言或汇编语言程序员D)高级语言程序员
2在计算机系统设计时,为了提高系统性能,应当注意________。
A)加快经常性使用指令的执行速度
B)要特别精心设计少量功能强大的指令
C)要减少在数量上占很小比例的指令的条数
D)要加快少量指令的速度
3重叠寄存器技术主要用于解决在RISC系统中因________而导致的问题。
A)JMP指令影响流水线
B)CALL指令的现场保护
C)只有LOAD和STORE指令带来的访问存储器不便
D)存储器访问速度
4为使流水计算机运行效率高________
A)各过程段时间要不同B)连续处理的任务类型应该不同
C)连续处理的任务类型应该相同D)连续处理的任务数尽可能少
5不属于堆栈型替换算法的是________。
A)近期最少使用法B)近期最久未用法
C)先进先出法D)页面失效频率法
6与全相联映象相比,组相联映象的优点是________。
A)目录表小B)块冲突概率低C)命中率高D)主存利用率高
7"一次重叠"中消除"指令相关"最好的方法是________。
A)不准修改指令B)设相关专用通路
C)推后分析下条指令D)推后执行下条指令
8流水操作中,遇到数据相关时,采用的解决办法有________。
A)用优化编译器检测,通过指令重新排序的办法
B)数据重定向技术
C)延迟转移技术
D)加快和提前形成条件码
9经多级网络串联来实现全排列网络,只能用________。
A)多级立方体网络B)多级PM2I网络
C)多级混洗交换网络D)上述任何网络
10虫蚀寻径以流水方式在各寻径器是顺序传送的是________。
A)消息B)包C)片D)字节
11超标量处理机________
A)在一个时钟周期内分时发射多条指令B)只有一个操作部件
C)在一个时钟周期内同时发射多条指令D)只有一个取指部件
12流水线的技术指标不包括________
A)响应比B)吞吐率C)加速比D)效率
13向量处理机属于________
A)SISDB)SIMDC)MISDD)MIMD
14________属于MIMD系统结构。
A)各处理单元同时受同一个控制单元的管理
B)各处理单元同时接受同一个控制单元送来的指令
C)多处理机和多计算机
D)阵列处理机
15BSP计算机的并行处理机有16个处理单元,并行存储器的存储体个数为________。
A)16B)1C)32D)17
二判断题(正确打√,错误打╳,10分,每题1分)
16(×)对计算机系统中经常使用的基本单元功能,宜于用软件来实现,这样可降低系统的成本。
17(√)处理机级流水线又称为指令流水线。
18(×)由于RISC简化了指令系统,因此,RISC上的目标程序比CISC上的目标程序要短一些,程序执行的时间就会少一些。
19(×)在存储体系中,地址的映象与地址的变换没有区别。
20(×)在满足Cache与主存的一致性方面,写回比写直达法好。
21(×)Cache组相联映象的块冲突概率比直接映象的高。
22(√)采用LRU替换的Cache存储器,分配给程序的Cache容量一定时,块的大小增加,Cache的命中率将先上升,到一定时候又会逐渐降低。
23(×)阵列处理机以多个处理机构成阵列。
24(√)SIMD计算机的算法极大地依赖于机器的系统结构。
25(×)解决多处理机Cache不一致性问题是基于链式目录的协议优点是限制了共享数据块的拷贝数量。
三综合题
26(10分)如果某计算机系统有3个部件可以改进,则这三个部件经改进后的加速比分别为:
S1=30,S2=20,S3=10。
(1)如果部件1和部件2改进前的执行时间占整个系统执行时间的比例都为30%,那么,部件3改进前的执行时间占整个系统执行时间的比例为多少,才能使3个部件都改进后的整个系统的加速比Sn达到10?
(2)如果3个部件改进前执行时间占整个系统执行时间的比例分别为30%、30%和20%,那么,3个部件都改进后系统的加速比是多少?
未改进部件执行时间在改进后的系统执行时间中占的比例是多少?
27(10分)一台模型机共有7条指令,各指令的使用频率分别为35%,25%,20%,10%,5%,3%和2%。
(1)要求操作码的平均长度最短,请设计操作码的编码,并计算所设计操作码的平均长度。
(2)设计8字长的寄存器-寄存器型指令3条,16位字长的寄存器-存储器型变址寻址方式指令4条,变址范围不小于±127。
请设计指令格式,并给出各字段的长度和操作码的编码。
解:
这样,采用Huffman编码法得到的操作码的平均长度为:
H=2×(0.35+0.25+0.20)+3×0.10+4×0.05+5×(0.03+0.02)
28(10分)有一个4段流水线,如下图所示:
其中,段S1和S3的执行时间均为200ns,段S2和S4的执行时间均为100ns。
若瓶颈段S1可使用细分方法改造,瓶颈段S3可使用并联方法改造,对改造后的流水线,分别使用公式和时空图求连续流入4条指令的实际吞吐率和效率
29(10分)设向量长度均为64,在Cray-1机上所用浮点功能部件的执行时间分别为:
相加6拍,相乘7拍,求倒数近似值14拍;从存储器读数6拍,打入寄存器及启动功能部件各1拍,问下列各指令组,组内的哪些指令可以链接?
哪些指令不可链接?
不能链接的原因是什么?
分别计算出各指令组全部完成所需要的拍数。
解:
(1)3条向量指令之间既没有发生源Vi冲突,也没有Vi的先写后读相关,又不存在功能部件的使用冲突,所以这3条向量指令可以同时并行流水。
向量指令组全部完成需要
max{(1+6(访存)+1+64-1),(1+6(浮加)+1+64-1),(1+7(浮乘)+1+64-1)}
=72拍。
(2)3条向量指令之间没有功能部件的使用冲突,但是在第1、2两条向量指令与第3条向量指令之间有V2及V3的先写后读相关。
只要让第1条向量指令较第2条向量指令提前1拍启动,则第1,2两条向量指令的第1个结果元素就可以被同时链接到第3条向量指令中。
(1+7(浮乘)+1)+(1+6(浮加)+1+64-1)
=80(拍)。
(3)第1条向量指令与第2条向量指令之间有V0的先写后读相关,两者可以链接。
第3条向量指令与第2条向量指令之间有源向量寄存器V0的冲突,它们之间只能串行。
第3条向量指令与第4条向量指令之间有加法功能部件的使用冲突,它们之间也只能串行。
(1+6(访存)+1+1+7(浮乘)+1+64-1)+(1+6(访存)+1+64-1)+(1+6(浮加)+1+64-1)
=222(拍)。
(4)4条向量指令均依次有Vi的先写后读相关,但无源Vi冲突,也无功能部件的使用冲突,所以,这4条向量指令可以全部链接在一起,进行流水。
(1+6(访存)+1)+(1+14(求倒数)+1)+(1+(7浮乘)+1)+(1+6(浮加)+1)+64-1
=104拍
30(10分)有一个5段流水线,各段执行时间均为Δt,其预约表如下表所示。
(1)列出禁止表F和冲突向量C。
(2)画出流水线调度的状态图。
(3)分别求出允许不等时间间隔调度和等时间间隔调度的两种最优调度策略,以及这两种调度策略的流水线最大呑吐率。
(4)若连续输入10个任务,求这两种调度策略的流水线实际呑吐率和加速比。
解:
(1)禁止向量F=(1,3,6)(1分)
冲突向量C=(100101)(1分)
(2)
(3)
最小启动循环(2,2,5)最小平均延迟(2+2+5)/3=3
TPmax=1/(3Dt)(1分)
最小恒定循环(4)
TPmax=1/(4Dt)(1分)
(4)
31(10分)阵列机有0~7共8个处理单元互连,要求按(0,5),(1,4),(2,7),(3,6)配对通信。
(1)写出实现此功能的互连函数的一般式。
(2)画出用3级立方网络实现该互连函数的互连网络拓扑结构图,并标出各控制开关状态。
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
49
50
51
52
53
解:
(1)
(2)如下图所示:
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 计算机系统 结构 复习题 填空 选择 判断