哈工大计算机组成大作业完整版.docx
- 文档编号:14072982
- 上传时间:2023-06-20
- 格式:DOCX
- 页数:7
- 大小:15.60KB
哈工大计算机组成大作业完整版.docx
《哈工大计算机组成大作业完整版.docx》由会员分享,可在线阅读,更多相关《哈工大计算机组成大作业完整版.docx(7页珍藏版)》请在冰点文库上搜索。
哈工大计算机组成大作业完整版
哈工大计算机组成大作业
哈工大计算机组成原理自主实验
计算机组成原理自主实验报告
第四章‐实验1
一个2114存储芯片的实现
要求:
外特性与2114芯片一致(P77,图4.12),可以设计成为64*64个存储单元的堆。
A0-A9:
地址线
I/O:
数据输入输出线
CS:
片选信号
R/W:
读写信号
VHDL代码:
libraryIEEE;
useIEEE.STD_LOGIC_1164.ALL;
USEIEEE.STD_LOGIC_UNSIGNED.ALL;
entityshiyan41is
PORT(clk,we,cs,reset:
inSTD_LOGIC;
data:
inoutSTD_LOGIC_VECTOR(3downto0);
adr:
inSTD_LOGIC_VECTOR(9downto0));
endshiyan41;
architectureBehavioralofshiyan41is
typememisarray(63downto0)ofSTD_LOGIC_VECTOR(63downto0);signaldata_in:
STD_LOGIC_VECTOR(3downto0);
signaldata_out:
STD_LOGIC_VECTOR(3downto0);
signalsram:
mem;
signalcs_s:
std_logic;
signalwe_s:
std_logic;
signaladdr_in_row:
std_logic_vector(5downto0);
signaladdr_in_col:
std_logic_vector(3downto0);
begin
cs_s
we_s
addr_in_row
addr_in_col
process(clk)
begin
ifclk'eventandclk='1'then
if(cs_s='0'andwe_s='0')then
sram(conv_integer(addr_in_row))(conv_integer(addr_in_col))
sram(conv_integer(addr_in_row))(conv_integer(addr_in_col)16)
endif;
endprocess;
process(clk,reset)
begin
ifreset='1'then
data_out'0');
elsifclk'eventandclk='1'then
ifcs='0'andwe='1'then
data_out
sram(conv_integer(addr_in_row))(conv_integer(addr_in_col)48)
&sram(conv_integer(addr_in_row))(conv_integer(addr_in_col)32)
&sram(conv_integer(addr_in_row))(conv_integer(addr_in_col)16)
&sram(conv_integer(addr_in_row))(conv_integer(addr_in_col));
endif;
endif;
endprocess;
data_in
data'Z');
endBehavioral;
仿真结果:
写操作:
读操作:
仿真分析:
在进行写操作时,片选信号低电平有效,we为0,在地址000001000存入0001;在进行读操作时,片选信号低电平有效,we为1,读出地址000001000中存入的数0001.
实际框图:
第五章‐实验(5%)
简单程序中断方式接口电路的实现
要求:
按照P198,图5.41实现一个简单的程序中断方式接口电路。
VHDL代码:
libraryIEEE;
useIEEE.STD_LOGIC_1164.ALL;
useIEEE.STD_LOGIC_UNSIGNED.ALL;
useIEEE.STD_LOGIC_ARITH.ALL;
entityshiyan5is
Port(start:
inSTD_LOGIC;
stop:
inSTD_LOGIC;
mask:
inSTD_LOGIC_VECTOR(3downto0);
B:
inoutSTD_LOGIC;
D:
inoutSTD_LOGIC;
address:
outSTD_LOGIC_VECTOR(3downto0);
INTA:
inSTD_LOGIC;
INTR:
inoutSTD_LOGIC_VECTOR(3downto0);
INTP:
inoutSTD_LOGIC_VECTOR(3downto0));
endshiyan5;
architectureBehavioralofshiyan5is
begin
process(start,stop,mask)
begin
if(start='1')then
B
D
endif;
if(start='0'andstop='1')then
B
D
endif;
if(D='1')then
if(mask(3)='0')then
INTR(3)
else
INTR(3)
endif;
if(mask
(2)='0')then
INTR
(2)
else
INTR
(2)
endif;
if(mask
(1)='0')then
INTR
(1)
else
INTR
(1)
endif;
if(mask(0)='0')then
INTR(0)
else
INTR(0)
endif;
endif;
if(start='1')then
B
D
INTR
endif;
endprocess;
process(INTR,INTA)
begin
if(INTR(3)='1')then
INTP(3)
else
INTP(3)
if(INTR
(2)='1')then
INTP
(2)
else
INTP
(2)
if(INTR
(1)='1')then
INTP
(1)
else
INTP
(1)
if(INTR(0)='1')then
INTP(0)
else
INTP(0)
endif;
endif;
endif;
endif;
if(INTA='1')then
address
else
address
endif;
endprocess;
endBehavioral;
仿真结果:
实验5分析:
分为两个部分,第一部分实现的是当CPU发出start命令时,b置为0,d置为1,在start为1时,表示未启动,b为1,d为0。
中断源的中断请求INTR根据mask改变(mask为1表示屏蔽,屏蔽intr则为0);第二部分实现的是在第一部分的d为1时实现的链式排队器,优先选择优先级高的中断源INTR,得出排队器输出INTP,当cpu发出中断响应INTA后,由设备编码器,可得出向量地址address的值。
文档下载网是专业的免费文档搜索与下载网站,提供行业资料,考试资料,教学课件,学术论文,技术资料,研究报告,工作范文,资格考试,word文档,专业文献,应用文书,行业论文等文档搜索与文档下载,是您文档写作和查找参考资料的必备网站。
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 哈工大 计算机 组成 作业 完整版