E1数据误码测试仪补充说明.docx
- 文档编号:14408846
- 上传时间:2023-06-23
- 格式:DOCX
- 页数:19
- 大小:263.19KB
E1数据误码测试仪补充说明.docx
《E1数据误码测试仪补充说明.docx》由会员分享,可在线阅读,更多相关《E1数据误码测试仪补充说明.docx(19页珍藏版)》请在冰点文库上搜索。
E1数据误码测试仪补充说明
7应用层
6表示层
5会话层
4传输层
3网络层
2数据链路层
1物理层
其中高层,既7、6、5、4层定义了应用程序的功能,下面3层,既3、2、1层主要面向通过网络的端到端的数据流。
下面我给大家介绍一下这7层的功能:
(1)应用层:
与其他计算机进行通讯的一个应用,它是对应用程序的通信服务的。
例如,一个没有通信功能的字处理程序就不能执行通信的代码,从事字处理工作的程序员也不关心OSI的第7层。
但是,如果添加了一个传输文件的选项,那么字处理器的程序员就需要实现OSI的第7层。
示例:
telnet,HTTP,FTP,WWW,NFS,SMTP等。
(2)表示层:
这一层的主要功能是定义数据格式及加密。
例如,FTP允许你选择以二进制或ASII格式传输。
如果选择二进制,那么发送方和接收方不改变文件的内容。
如果选择ASII格式,发送方将把文本从发送方的字符集转换成标准的ASII后发送数据。
在接收方将标准的ASII转换成接收方计算机的字符集。
示例:
加密,ASII等。
(3)会话层:
他定义了如何开始、控制和结束一个会话,包括对多个双向小时的控制和管理,以便在只完成连续消息的一部分时可以通知应用,从而使表示层看到的数据是连续的,在某些情况下,如果表示层收到了所有的数据,则用数据代表表示层。
示例:
RPC,SQL等。
(4)传输层:
这层的功能包括是否选择差错恢复协议还是无差错恢复协议,及在同一主机上对不同应用的数据流的输入进行复用,还包括对收到的顺序不对的数据包的重新排序功能。
示例:
TCP,UDP,SPX。
(5)网络层:
这层对端到端的包传输进行定义,他定义了能够标识所有结点的逻辑地址,还定义了路由实现的方式和学习的方式。
为了适应最大传输单元长度小于包长度的传输介质,网络层还定义了如何将一个包分解成更小的包的分段方法。
示例:
IP,IPX等。
(6)数据链路层:
他定义了在单个链路上如何传输数据。
这些协议与被讨论的歌种介质有关。
示例:
ATM,FDDI等。
(7)物理层:
OSI的物理层规范是有关传输介质的特性标准,这些规范通常也参考了其他组织制定的标准。
连接头、针、针的使用、电流、电流、编码及光调制等都属于各种物理层规范中的内容。
物理层常用多个规范完成对所有细节的定义。
示例:
Rj45,802.3等。
G.703是将DCE(数字通信设备)连接到数据高速同步通信服务的(ITU国际电信联盟)建议。
G.703接口通过四线物理接口进行通信,包括从64Kbps到2048Kbps的速率。
G.703也支持特殊数据恢复特征,这使它非常适合于高速串行通信。
V.35是通用终端接口的规定,其实V.35是对60-108kHz群带宽线路进行48Kbps同步数据传输的调制解调器的规定,其中一部分内容记述了终端接口的规定。
V.35对机械特性即对连接器的形状并未规定。
34引脚的ISO2593被广泛采用。
模拟传输用的音频调制解调器的电气条件使用V.28(不平衡电流环互连电路),而宽频带调制解调器则使用平衡电流环电路。
V.24和V.35是有什么区别
网络设备的串行线接口标准,大小,接口的针脚的数量都有不同
V.24接口标准:
广域网物理层规定的接口标准。
由ITU-T定义的DTE和DCE设备间的接口。
V.24是针对在DTE和DCE之间的物理层接口的ITU-T标准。
RS232接口是1970年由美国电子工业协会(EIA)联合贝尔系统、调制解调器厂家及计算机终端生产厂家共同制定的用于串行通讯的标准。
它的全名是“数据终端设备(DTE)和数据通讯设备(DCE)之间串行二进制数据交换接口技术标准”。
该标准规定采用一个25个脚的DB25连接器,对连接器的每个引脚的信号内容加以规定,还对各种信号的电平加以规定。
随着设备的不断改进,出现了代替DB25的DB9接口,现在都把RS232接口叫做DB9。
RS-449是想取代RS-232-C而开发的标准,但是几乎所有的数据通信设备厂家仍然采用原来的标准,所以RS-232-C仍然是最受欢迎的接口而被广泛采用。
RS-449的连接器使用ISO规格的37引脚及9引脚的连接器,2次通道(返回字通道)电路以外的所有相互连接的电路都使用37引脚的连接器,而2次通道电路则采用9引脚连接器。
RS-449规定接口的机械特性、功能特性和过程特性。
RS-449采用37根引脚的插头座。
在CCITT的建议书中,RS-449相当于V.35
X.21是对公用数据网中的同步式终端(DTE)与线路终端(DCE)间接口的规定。
主要是对两个功能进行了规定:
其一是与其他接口一样,对电气特性、连接器形状、相互连接电路的功能特性等的物理层进行了规定;其二是为控制网络交换功能的网控制步骤,定义了网络层的功能。
在专用线连接时只使用物理层功能,而在线路交换数据网中,则使用物理层和网络层的两个功能。
X.21接口用的连接器引脚也只用15引脚电气特性分别参照V系列接口电气条件的V.10和V.11。
数字网的同步都是从属于网络主时钟的从属
G.821、G.826、M.2100规范
一.G.821规范介绍
1.背景
1980年CCITT制定的G.821建议规范的对象是27500Km的64kbit/s数字连接。
1988年说明怎样根据高比特率的实测结果导出64kbit/s的误码性能。
1996年第二次修订G.821建议,规范对象扩大到N×64kbit/s数字连接。
由于G.826建议已规范了高比特率通道的误码性能指标,从传送网分层结构角度看,G.821建议规范的是电路层网络的误码性能指标。
长期以来G.821建议得到广泛应用,甚至用到它并不适用的领域,例如把它用到基群(2048kbit/s)和更高速率的误码性能评估。
误码测试仪表所提供的2048kbivs以上的通道G.821分析结果,严格地讲是没有意义的,因为G.821建议不规范2048kbit/s以上通道误码指标。
仪表给出的G.821分析结果应是导出的N×64kbiit/s等效结果。
OSI的7层从上到下分别是
2.范围和规范对象
G.821建议规范的是用于语声业务、或用于数据型业务“载体信道”的N×64kbit/s电路交换数字连接(1≤N≤32,)的误码性能事件、参数和指标。
G.821建议的指标规范对象是数字连接,也就是说对N×64kbit/s电路交换连接的每一方向规定指标。
3.G.821分析数据及指标
·统计时间误码率:
从开始测试至当前时刻这一时间段内,扣除不可用时间得到的平均误码率。
·1秒周期差错率:
在一个测量周期内统计得到的平均误码率。
这一参数的功能是可在测试过程中动态地了解当前线路传输的差错情况,每过1秒数据便重新刷新。
·差错秒(ES):
在一秒时间间隔内,至少发生了一个比特差错,则这一秒记为差错秒。
·严重差错秒(SES):
可用时间内的严重误码秒计数,如果1秒内的误码率大于或等于10-3,则这1秒判为严重误码秒。
·严重差错秒比(%SES):
严重误码秒数与可用时间的百分比率。
·差错秒比(%ES):
可用时间内的误码秒数与可用时间的百分比率。
·劣化分(DM):
可用时间内的劣化分记数,劣化分定义:
误码率大于或等于10^-6的秒累加到60秒时,记为1个劣化分,其中不包括严重误码秒。
·劣化分比(%DM):
劣化分与可用时间扣除严重误码秒后的时间的百分比。
·可用时间与不可用时间:
在可用状态时,当观察到十个连续的严重误码秒时,则过渡到不可用状态;这十秒被认为是不可用时间的一部分。
在不可用状态时,当观察到十个连续的非严重误码秒时,则过渡到可用状态;这十秒被认为是可用时间的一部分。
·统计时间从测试开始到当前时刻的持续总时间。
二.G.826规范介绍
1.背景
1992年提出第一个草案G.82×,1993年正式命名为G.826,从那时以来,经过了多次修改,可见该建议要研究的问题难度主要困难之一就是缺乏实践经验,大容量,高速率的通道实际观测数据不多,高于160Mbit/s通道误块秒指标一直没有确定。
G.826建议规定了基群和更高速率国际通道的误码性能参数和指标,它们对光纤、省卫星等各种传输系统组成的传输网络都普遍适用。
这是一种简单易行的在线测试方法。
该建议自身所规定的差指标相互是协调的,但和其它有关误码的建议,G.821、M.2100和M.2101.1建议,以及数字微波、卫星的有关建议还有一些问题需要进一步协调。
2.范围和规范对象。
G.826建议指标规范的对象是数字通道。
这些通道的提供者可能是:
送网、SDH传送网、也可能是其它传送网,如以信元为基础的系统(ATM异步传输模式)。
G.826建议规定的事件、参数和指标相对独立于提供数字通道的物理网络。
遵从G.826建议的误码性能规范,便能在大多数场合保证N×64kbit/s电路连接满足G.821建议的能指标要求。
因此G.826建议是设计和规划基群及基群以上速率的传送网络误码性能国际标准。
G.826建议提出的误码性能指标具体数值是针对27500km的假设参考通道(HRP)规定的,适用于每一方向。
提供通道的物理系统,包括光纤、数字微波中继,金属电缆和卫星传输系统,但不包括采用ATM技术的复用和交叉连接功能的误码性能。
参数的定义是以块为基础的,这有利于进行在线测试。
G.826建议还规定了把总指标分成国内和国际部分的原则,这是进一步细分配指标的依据,但是细分配到更小的实体,如段、复用设备和交叉连接设备等不是G.826建议的任务。
3.块的定义和测试
1).块的一般定义
块是通道上连续比特的集合,通俗地说就是一组比特。
每一比特属于,且仅属于唯一的一块。
2).块的在线监测
通过内部差错检测编码(EDC)方法对每块都进行监视,例如比特间插奇偶(BE)校验码或者循环冗余校验(CRC)码。
在一般定义中没有规定具体的EDC,但是为了实现在线监视,建议今后的设计应具有EDC能力,且要求检出差错事件的概率≥90%。
CRC-4和BIP-8是目前采用的、且满足这一要求内部差错检验编码。
以在线测试为基础的误块评估与采用的网络组织结构,以及EDC类型有关,如何从PDH、SDH和以信元为基础的网络组织在线监视能力得到误块的评估。
3).块的停业务测试
停业务测试也应是以块为基础,可以期望停业务差错检测能力优于在线差错检测能力。
4.G.826分析数据和指标
在G.826统计分析中,所有的统计均以块为最小单位。
在一个块中发生比特差错,则称发生一个误块(差错块)。
由此可统计出一个时间段内的块误码率(差错块率)。
在带CRC-4帧结构的PCM30数字信道中,通过监测CRC校验码可得到以CRC块为基本单位的传输误码性。
G.826只适用于中断业务非成帧应用,它是以块为基础进行误码性能分析。
·BLOCK块:
在2Mb/s测试时,每2048bit定义为一个块。
·EB误块:
在一个块中,有一个或多个比特差错。
·ES误块秒:
在1秒中有一个或多个误块。
·SES严重误块秒:
在1秒中有≥30%的误块,或者有一个缺陷。
·BBE背景误块:
发生在SES以外的误块。
·%ES误块秒比:
在一个确定的测试周期,在可用时间内的ES与总秒数之比。
·%SES严重误块秒比:
在一个确定的测试期间,在可用时间内的SES与总秒数之比。
·%BBE背景误码块:
在一个确定的测试期间,在可用时间内的背景误块与总块数扣除SES中的有块后剩余块数之比。
·UNAVA不可用时间:
一个不可用时间周期从10个连续的严重误块秒(SES)事件的第一秒开始,这10秒被认为不可用时间的一部分。
一个新的可用时间周期从10个连续的非严重误块秒事件的第1秒开始,这10秒被认定为可用时间的一部分。
·%UNAVA不可用时间比:
不可用时间占全部测试时间的比率。
三.M.2100数据和指标
四.G.826和M.2100建议通道性能的差异
1.概述
当考虑G.826和M.2100建议之间的差异时,首先看到两个建议服务于不同目的,因此在所有方面都可能不一致。
M.2100是维护建议,它允许用短期测试,测试结果可以用来表明是 否满足了G.826的长期要求。
2.指标要求分配方法
G.826建议使用的分配方法不同于M.2100建议应用的方法。
尽管有不同,在大多数情况下,如果满足了M.2100建议的指标,也就能满足G.826建议的要求。
E1是一种数字通信标准啊哥们,它的数据速率为2.048Mbps吧好像,能够传输30路左右的话音信息,凡是符合该标准的线路,咱们都可以把它称之为E-1线。
还有速率更高的标准有E-2(8Mbps)、E-3(34Mbps)等,统称E系列标准,在除美国和日本以外的国家和地区应用广泛哪....完毕.
E1就是2.048M,简为2M,属于PCM编码;
E1接口就是2M口,是根据1秒钟通过该接口的数据流量来定义的.
补充:
光端机用法:
光纤---光端机--同轴线---G703、v35转换器--同步串口
orBNC-DB15,BNC-RJ45---CE1
线路编码常用在通信方面,用于数字信号的传输.
今天在配置路由器上又重新复习了一把,顺便转载摘抄了部分如下:
HDB3码(三阶高密度双极性码)
HDB3码是一种AMI码的改进型,又称四连“0”取代码。
AMI(交替极性)码的构成规则:
把单极性脉冲序列中相邻的“1”码(即正脉冲)变为极性交替的正、负脉冲。
将“0”码保持不变,把“1”码变为+1、-1交替的脉冲。
如:
消息序列:
AMI码:
+100-1+10-10+1-1+1-10000+1
在AMI码中,如果连续较长的一段序列为“0”码,则在接收端会因为长时间无交替变化波形的控制而丢失同步信号。
为了克服传输波形中出现的长连“0”的情况,而设计了AMI码的改进型HDB3码。
HDB3码就是码型中最长连“0”数不超过3个的高密度双极性码。
HDB3码的编码原理可简述为:
在消息的二进制代码序列中,①当连“0”码的个数不大于3时,HDB3编码规律与AMI码相同,即“1”码变为“+1”、“-1”交替脉冲;②当代码序列中出现4个连“0”码或超过4个连“0”码时,把连“0”段按4个“0”分节,即“0000”,并使第4个“0”码变为“1”码,用V脉冲表示。
这样可以消除长连“0”现象。
为了便于识别V脉冲,使V脉冲极性与前一个“1”脉冲极性相同。
这样就破坏了AMI码极性交替的规律,所以V脉冲为破坏脉冲,把V脉冲和前3个连“0”称为破坏节“000V”;③为了使脉冲序列仍不含直流分量,则必须使相邻的破坏点V脉冲极性交替;④为了保证②、③两条件成立,必须使相邻的破坏点之间有奇数个“1”码。
如果原序列中破坏点之间的“1”码为偶数个,则必须补为奇数,即将破坏节中的第一个“0”码变为“1”,用B脉冲表示。
这时破坏节变为“B00V”形式。
B脉冲极性与前一“1”脉冲极性相反,而B脉冲极性和V脉冲极性相同。
如:
消息序列:
AMI码:
+10000-10+10000-1+1-10000+1
HDB3码:
+1000+1-10+1-100-1+1-1+1000+1-1
HDB3码其特点为无直流分量,且低频分量也很少;其功率谱中无方波中的丰富的高频分量;而且易于在连“0”过长时提取位定信号;并且具有内在检错能力。
因此广泛应用于各种通信传输系统中。
CRC-4(CyclicRedundancyCheck4,循环冗余码校验4)是一个用在E-1中继线上的循环冗余码校验(在传输数据时检验其中错误的方法)形式。
CRC-4的结构是在一个多帧中包含16帧,其帧数从0到15。
CRC-4的多帧随后分为两个8帧的子多帧(Sub-Multiframes,SMF),分别叫做SMFI和SMFII。
每个SMF包含四个CRC-4位,指定为C1、C2、C3、C4。
通过多帧和分割处理,每个发送的SMF中的CRC-r位互相进行对比,如果它们相同,帧就认为没有错误发生。
位1被用于CRC-4位。
在欧洲,所有的网络交换机都需要CRC-4,然而,一些老式的交换机,包括专用分组交换机(PBX),不支持CRC-4。
通信里面,发射机输出接一个,接收机输出接一个,比较经过编解码和信道传输后有多少错误。
将2M电路的本端两个接头连接到测试仪上,让远端短路回环,在测试仪上做线路误码测试即可
误码测试仪是一种能够测量和保证传输质量的智能化仪器,该仪器可通过检测来反映数据传输设备及其信道工作的误码损伤性能质量指标,并对其进行传输质量分析的有效工具。
在电信运营、工程验收、科研、设备生产、教学实验等各方面,误码仪都是必不可少的通信测量和线路维护的最佳辅助工具。
目前在陕西省业务设备的接口应用中,百分之九十以上的接口是2M的接口,比如:
交换网络上应用、信令网上的应用、数据网上的应用、网管网上的应用等,都使用了2M的数据。
1误码测试系统的总体方案
误码一般是由通信系统中接收端抽样判决器的错误判断造成的,而造成错误判断的原因主要有两个:
一是码间串扰,另一个是信道加性噪声的影响。
误码测试仪存在两种设计方案,一种是误码仪的发射端模块和接收模块两部分独立,可用于单工的通信系统性能测试。
但是由于该系统的测试序列需要动态生成,所以,其能够测试的系统码速只能和FPGA(现场可编程门阵列)控制模块所能达到的速度相同。
另一种方案是将发射端模块和接收模块结合在一个系统内部,这样能测试具有回环的通信系统,如双工通信的收发设备等。
本文设计属于第二种方案,其误码测试系统框图如图1所示。
图中,发送端模块产生的伪随机序列作为通信系统的信源数据流流经信道,接收端模块则接收来自信道输出的比特流,并将其与接收端模块产生的与发送端模块输出类型相同的伪随机序列进行比较,从而完成误码测试。
误码仪由发送端的序列发生器1模快、接收端的位同步信号提取模块、帧同步码检测模块、序列发生器2模块、误码分析模块及外设接口构成。
其中位同步信号提取模块的作用是获得位定时同步脉冲。
帧同步码检测模块的作用是获取帧同步信号,以使两个序列能以同相位比较计算误码率。
因为如果接收的测试序列与序列发生器2模块产生的序列两者相位不同,则误码的测试结果将毫无意义。
2系统硬件设计
2.1系统硬件组成
根据误码测试仪器的功能要求,在本系统的硬件总体架构中,将FPGA作为总控制器,并外扩E1接口模块,以用于实现码型和波形的转换,同时将FPGA输出的NRZ码型转换成适合于在E1信道中传输的HDB3码型,并将来自E1信道的HDB3码转换为NRZ码送入FPGA中;E2PROM存储模块则可将误码分析模块的误码测试结果进行存储,且掉电不丢失数据,并可随时读取,以便于在无人值守的情况下进行误码测试;LCM显示模块是为了使用户了解误码测试结果;RS232串口模块则用于和PC机通讯,上传误码检测结果,以便于从PC机上看到一段时间内误码率曲线图及其它误码信息,使用户了解通信系统的误码发生情况;此外,系统还外扩有键盘、电源管理模块、时钟电路、JTAG下载口和AS下载口。
2.2E1接口电路的设计
E1的标准传输线路码通常采用三阶高密度双极性码(HDB3,highdensitybipolar),它是一种双极性归零码,是广泛用于PCM线路的传输码型。
本文中的E1接口选用非平衡的75Ω物理接口(一收一发)。
E1接口芯片ET2154是一路E1PCM-30/ISDN-PRI收发器,它集成有时钟数据恢复及发送E1脉冲成型的片内线路接口单元(LIU)和E1帧处理器(Framer),其各项指标符合ITU-T的G.703、G.704、G.706、G.823建议等要求。
ET2154的线路接口功能主要包括三部分。
第一是接收器,用于处理时钟和数据恢复;第二是发送器,用于形成波形和驱动E1线路;第三是抖动抑制器。
(1)E1线路接收接口
当HDB3码流从E1线缆经BNC接口进入,并通过一个1:
2的变压器耦合至RTIP租RRNG输入管脚后,其接收模块将允许用户设置寄存器以匹配外部线路的阻抗。
ET2154中的数据时钟恢复模块可从HDB3码流中恢复时钟和数据。
从HDB3码流中恢复出时钟和数据可通过高倍采样来实现,首先由外部提供一个2.048MHz的时钟信号,然后由芯片内部PLL将它16倍频到32.768MHz。
即先对每位HDB3码进行16倍的采样,然后由时钟恢复系统利用16倍的采样时钟来恢复时钟和数据。
其E1信号接收示意图如图2所示。
正常情况下(RTIP,RRING有信号输入),在RCK(接收方向恢复时钟)管脚输出恢复后的时钟信号。
而当ET2154被配置成输出NRZ数据模式时,则在RSER管脚输出恢复出的串行数据信号并送入FPGA。
(2)E1线路发送接口
待传输的串行数据流一般由XSER(发送串行数据NRZ)管脚进入ET2154,并在XCK(发送方向输入时钟)管脚接收来自FPGA的2.048MHz的时钟信号。
ET2154主要由内部精密的数模转换器(DAC)来产生要发送到E1线路上的波形,这种波形符合ITUG.703规范。
系统中的发送器可将模拟波形从TYIP、TRING管脚通过1:
1.36的升压变压器耦合到E1线路上。
其E1信号发送示意图如图3所示。
(3)E1线路控制接口
ET2154的工作方式和特性是通过对其外部管脚的控制来实现的。
通常将这些控制管脚连接至FPGA的外部I/O口,由FPGA来进行控制。
ET2154与FPGA的连接电路如图4所示。
ET2154通过内部寄存器的配置来设置其工作方式,FPGA则利用8位数据/地址复用线AD0~AD7来对ET2154内部的寄存器进行设置,从而实现所需要的功能。
3系统软件设计
在对系统软件进行设计时,可将误码测试系统的功能分为各个功能模块,然后用VHDL语言编程实现FPGA芯片内部各个功能模块的硬件逻辑,最后整合完成设计。
本误码测试系统的FP-GA内核中的功能模块有时钟分配模块、序列发送模块、序列接收模块、LCM控制模块、I2C控制模块、RC232串口控制模块、键盘消抖及扫描处理模块、总控制模块等。
FPGA内核中各个模块之间的相互关系如图5所示。
3.1键盘处理模块
本系统中的键盘处理模块包括按键的消抖和键盘的扫描处理。
由于键盘模块的设计直接和用户的输入控制相关,用户的一切控制结果都和按键输入相对应,所以可将总控制模块和按键处理模块放在一起考虑。
3.2时钟电路
时钟是整个系统设计中重要的一环。
序列发送、序列接收、对E2PROM模块的读与写、串口通信的波特率以及LCD显示等都离不开时钟信号的控制,这就需要系统内有一个基准的时钟模块来提供所需要的时钟信号。
时钟模块可由锁相环和分频器模块构成。
通过对QuartusⅡ中mega-function模块ALTPLL的定制可生成PLL,inclk0是外部有源晶振提供给FPGA的clk0引脚的16MHz时钟,可经过PLL产生C0、C1两个时钟信号,其中C0是inclk0的2倍,为32MHz,可作为序列接收模块中对测试码进行采样的采样时钟。
而C1是inclk0的3倍,为48MHz,设计时可将C1信号送入分频电路获得2MHz时钟,作为序列发生器的时钟;也可将C1信号经分频电路获得1MHz时钟,作为I2C控制模块的读/写及键盘模块的时钟信号;当C1信号送入UART控制模块和LCM控制模块后,可通过各自模块内部的分频电路获得所需要的时钟。
图6所示的PLL模块中方框内表格中的各项内容分别表示信号名称、信号倍率、信号相位及占空比。
一
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- E1 数据 测试仪 补充 说明