PCB线宽与电流的关系表.docx
- 文档编号:18654020
- 上传时间:2023-08-24
- 格式:DOCX
- 页数:8
- 大小:25.06KB
PCB线宽与电流的关系表.docx
《PCB线宽与电流的关系表.docx》由会员分享,可在线阅读,更多相关《PCB线宽与电流的关系表.docx(8页珍藏版)》请在冰点文库上搜索。
PCB线宽与电流的关系表
PCB线宽与电流的关系表
PCB线宽与电流的关系表主板的各种类型信号的基本走线要求首先在做图之前应对一些重要信号进行Space设置和一些线宽设置如果客没有Layoutguaid这就要求我们自已要有这方面的经验一般情况下我们要注意以下信号的基本走线规则1、CPU的走线CPU的走线一般情况下是走5/10Control线间距要稍大些在20mil左右lt1gtData线0-6364根lt2gtAddress线3-31REQ0-4等lt3gtControl线一般分布在data线和Address线的中间Data线走线时每16根线为一组走在一起走同层。
0-1516-3132-4748-63且每组分布23根控制线Address线走线时每16根为一组走在一起走同层所不同的是Address线是从3-31前面0-2没有。
一般分2组lt1gt3-16加5根REQ的线18根lt2gt17-3116根CPU信号走线时还应与其他信号用20-30mil的GND线分开如DDR的信号以方便打VIA下内层GND起到包地的作用。
2、DDR信号DDR的线除Control线外一般也是走5/10Control线要保持20mil的线距和CPU一样也主要分为以下3类lt1gtData线0-6364根lt2gtAddress线0-13另外还有一些其他名字的address信号线lt3gtControl线一般分布在data和address的线中间Data线走线时每8根为一组
DQM0另加DQMDQS2根Control线走在一起走同层主要分组方式为MD0-7加DQS0MD8-15加DQM1DQS1MD16-23加DQM2DQS2MD24-31加DQM3DQS3MD32-39加DQM4DQS4MD40-47加DQM5DQS5MD48-55
加DQM6DQS6MD56-63加DQM7DQS7Address线尽量全部走在一起另外DDR部分还有3对CLK线如果是双通道的DDR则有6对CLK线CLK配对走与其他信
DDR和CPU一样也应与其他信号用20-30mil的号应至少保持20mil以上的间距。
GND信号隔开主要是CPU和AGP的信号3、CLK信号CLK信号是主板当中最为重要的信号一般大至有以下几种lt1gt200兆lt2gt100兆lt3gt66兆lt4gt48兆lt5gt16兆一般前2种主要是用于CPU和NB当中为高频CLK线应至少保持25mil以上的间距配对走一般走5/7第3种主要用于DDR和SB当中走20/7/5/7/20第4种一般用于PCI和AGP当中走20/7/5/7/20第5种一般用得很少主要是用于一些小的IC.和AUDIO部分这种CLK相对前几种要稍显得不是那么的重要走15/5/15即可CLK信号还应少打via一般不可超过2个VAI.走线时尽量参考到GND.晶振在组件面不可走线晶振的信号尽量要短。
4、IDE信号IDE信号主要有pd0-1516根线加2根控制线还有一些其他信号的线控制线一般在25pin和27pinSpace走10/5/10即可5、USB信号USB1.0走10/10/10.与其他信号空20mil以上即可USB2.0走7.5/7.5/7.5与其他信号空20mil以上即可走线时尽量参考到GND层。
少打VAI尽量不要超过2个VAI.6、LAN信号LAN?
藕乓话阌?
对信号配对走走20/7/5/7/20或20/10/10/10/20.走线时尽量参考到GND层。
少打VAI尽量不要超过2个via.7、AUDIO信号AUDIO信号一般走10/10即可一般不能穿其他信号区过其他信号区也不能穿AUDIO区过。
8、VLINK信号VLINK信号一般有11根data线和2根控制线2根控制线配对走VLINK信号的间距要大一些至少要保持15mil以上2根对线与其他VLINK信号要保持20mil的线距。
不要超过2个via要包地。
9、PCI信号PCI信号要求不是那么的高走5/5/5即可。
10、电源信号电源信号走线时应注意线宽主要是要分清电源的来源和电流量一般我们1A走40mil线宽即可线宽不够时可考虑铺铜或切到内层应尽量不要与重要信号走太近。
ZT布线系统中的屏蔽及非屏蔽采用屏蔽布线系统主要是基于电磁兼容方面的考虑。
所谓电磁兼容是指电子设备或网络系统具有一定的抵抗电磁干扰的能力同时不能产生过量的电磁辐射。
也就是说要求该设备或网络系统能够在比较恶劣的电磁
环境中正常工作同时又不能辐射过量的电磁波干扰周围其它设备及网络的正常工作。
为什么目前电磁兼容引起重视一方面外界电磁环境越来越恶劣新的电磁干扰源不断产生如无线寻呼移动电话微蜂窝个人通信系统等相继出现而且工作频率不断提高。
另一方面数据通信速率迅速增长因为通信已不只局限于语音数据还包括高质量的图象信号。
以局域网技术来讲网络速率已经从以前的10MBPS提高到100MBPS乃至ATM155MBPS622MBPS及目前议论较多的GBPS局域网技术。
网络速率的提高意味着工作频率的提高而高频信号更易于受到电磁干扰这就是在布线系统中引入电磁兼容概念的原因。
在欧洲电磁兼容已经引起高度重视并有一系列有关EMC的法规及标准如89/336/EECEN55022及55024按照欧洲规定从1996年1月1日起所有有源设备必须符合EMC规定同时贴有CE标志。
布线系统属于无源系统但是一旦它与有源网络设备相连构成系统它也必须服从EMC的规定。
UTP非屏蔽双绞线电缆的EMC原理及局限性UTP电缆属于平衡传输系统它利用扭绞来抵消电磁干扰及电磁辐射。
但是利用这种平衡性来抵消电磁干扰及电磁辐射需要具备以下的条件:
1UTP必须是理想的平衡系统UTP只有具有理想的平衡特性才能有效地抵消电磁干扰及电磁辐射但是理想的平衡UTP是不存在的因为:
aUTP的平衡特性受周围环境影响当UTP电缆附近存在金属物体或隐蔽接地时由于不同导体与金属物体或地的距离不同UTP的平衡特性会遭到破坏。
实验表明将UTP电缆穿入25.4MM钢管中其衰减会增大2.5说明其特性阻抗减小了从而表明UTP受周围环境影响。
b弯曲也会破坏UTP的平衡特性在实际安装时电缆不可避免要弯曲。
当电缆弯曲时相邻绞节将疏密不同不能有效抵消电磁干扰及电磁辐射。
2UTP的节距与电磁干扰或信号波长相比必须充分小才能有效地抵消电磁干扰和电磁辐射即节距越小EMC性能越好。
但是双绞线的绞结节距不可能无限减小。
实验表明当外界电磁干扰或网络工作频率超过30MHZ时UTP的EMC性能下降即网络的可靠性降低误码率增大电磁辐射也相应增大UTP厂商的技术资料里也承认这一点。
以前的网络一般工作在较低的频率范围如10MBPS以太网工作频率为10MHZ以内16MHZ令牌网的工作频率在16MHZ以内UTP系统在这样低的工作频带内具有一定的EMC能力而且计算机通信具有出错重发及纠错能力所以网络能够在一定的电磁环境中正常工作。
但是随着快速以太网100MBPSATM155MBPS622MBPS及GBPS以太网技术逐渐实用化网络的工作频率不断提高同时外界电磁干扰频率也日益提高UTP的平衡特性已不足以抵消网络本身的电磁辐射及外界的电磁干扰。
所以对于高速网络非屏蔽系统要依赖压缩编码技术将高速数据压缩到30MHZ以下如ATM155MBPS采用CAP16编码技术将带宽压缩到25.8MHZ。
采用复杂的编码方式固然可以提高频谱利用率但是需要在布线系统的两端加编码及解码设备网络成本增加而抗干扰能力降低可靠性下降。
ZTPCB设计问答集一1、如何选择PCB板材选择PCB板材必须在满足设计需求和可量产性及成本中间取得平衡点。
设计需求包含电气和机构这两部分。
通常在设计非常高速的PCB板子大于GHz的频率时这材质问题会比较重要。
例如现在常用的FR-4材质在几个GHz的频率时的介质损耗dielectricloss会对信号衰减有很大的影响可能就不合用。
就电气而言要注意介电常数dielectricconstant和介质损在所设计的频率是否合用。
2、如何避免高频干扰避免高频干扰的基本思路是尽量降低高频信号电磁场的干扰也就是所谓的串扰Crosstalk。
可用拉大高速信号和模拟信号之间的距离或加groundguard/shunttraces在模拟信号旁边。
还要注意数字地对模拟地的噪声干扰。
3、在高速设计中如何解决信号的完整性问题信号完整性基本上是阻抗匹配的问题。
而影响阻?
蛊ヅ涞囊蛩赜行藕旁吹募芄购褪涑鲎杩筼utputimpedance走线的特性阻抗负载端的特性走线的拓朴topology架构等。
解决的方式是靠端接termination与调整走线的拓朴。
4、差分布线方式是如何实现的差分对的布线有两点要注意一是两条线的长度要尽量一样长另一是两线的间距此间距由差分阻抗决定要一直保持不变也就是要保持平行。
平行的方式有两种一为两条线走在同一走线层side-by-side一为两条线走在上下相邻两层over-under。
一般以前者side-by-side并排并肩实现的方式较多。
5、对于只有一个输出端的时钟信号线如何实现差分布线要用差分布线一定是信号源和接收端也都是差分信号才有意义。
所以对只有一个输出端的时钟信号是无法使用差分布线的。
6、接收端差分线对之间可否加一匹配电阻接收端差分线对间的匹配电阻通常会加其值应等于差分阻抗的值。
这样信号质量会好些。
7、为何差分对的布线要靠近且平行对差分对的布线方式应该要适当的靠近且平行。
所谓适当的靠近是因为这间距会影响到差分阻抗differentialimpedance的值此值是设计差分对的重要参数。
需要平行也是因为要保持差分阻抗的一致性。
若两线忽远忽近差分阻抗就会不一致就会影响信号完整性signalintegrity及时间延迟timingdelay。
8、如何处理实际布线中的一些理论冲突的问题基本上将模/数地分割隔离是对的。
要注意的是信号走线尽量不要跨过有分割的地方moat还有不要让电源和信号的回流电流路径returningcurrentpath变太大。
晶振是模拟的正反馈振荡电路要有稳定
phase的规范而这模拟信号的振荡规范很容易的振荡信号必须满足loopgain与
受到干扰即使加groundguardtraces可能也无法完全隔离干扰。
而且离的太远地平面上的噪声也会影响正反馈振荡电路。
所以一定要将晶振和芯片的距离进可能靠近。
确实高速布线与EMI的要求有很多冲突。
但基本原则是因EMI所加的电阻电容或ferritebead不能造成信号的一些电气特性不符合规范。
所以最好先用安排走线和PCB迭层的技巧来解决或减少EMI的问题如高速信号走内层。
最后才用电阻电容或ferritebead的方式以降低对信号的伤害。
9、如何解决高速信号的手工布线和自动布线之间的矛盾现在较强的布线软件的自动布线器大部分都有设定约束条件来控制绕线方式及过孔数目。
各家EDA公司的绕线引擎能力和约束条件的设定项目有时相差甚远。
例如是否有足够的约束条件控制蛇行线serpentine蜿蜒的方式能否控制差分对的走线间距等。
这会影响到自动布线出来的走线方式是否能符合设计者的想法。
另外手动调整布线的难易也与绕线引擎的能力有绝对的关系。
例如走线的推挤能力过孔的推挤能力甚至走线对敷铜的推挤能力等等。
所以选择一个绕线引擎能力强的布线器才是解决之道。
10、关于testcoupon。
testcoupon是用来以TDRTimeDomainReflectometer测量所生产的PCB板的特性阻抗是否满足设计需求。
一般要控制的阻抗有单根线和差分对两种情况。
所以testcoupon上的走线线宽和线距有差分对时要与所要控制的线一样。
最重要的是测量时接地点的位置。
为了减少接地引线groundlead的电感值TDR探棒probe接地的地方通常非常接近量信号的地方probetip所以testcoupon上量测信号的点跟接地点的距离和方式要符合所用的探棒。
ZTPCB设计问答集二11、在高速PCB设计中信号层的空白区域可以敷铜而多个信号层的敷铜在接地和接电源上应如何分配一般在空白区域的敷铜绝大部分情况是接地。
只是在高速信号线旁敷铜时要注意敷铜与信号线的距离因为所敷的铜会降低一点走线的特性阻抗。
也要注意不要影响
到它层的特性阻抗例如在dualstripline的结构时。
12、是否可以把电源平面上面的信号线使用微带线模型计算特性阻抗电源和地平面之间的信号是否可以使用带状线模型计算是的在计算特性阻抗时电源平面跟地平面都必须视为参考平面。
例如四层板:
顶层-电源层-地层-底层这时顶层走线特性阻抗的模型是以电源平面为参考平面的微带线模型。
13、在高密度印制板上通过软件自动产生测试点一般情况下能满足大批量生产的测试要求吗一般软件自动产生测试点是否满足测试需求必须看对加测试点的规范是否符合测试机具的要求。
另外如果走线太密且加测试点的规范比较严则有可能没办法自动对每段线都加上测试点当然需要手动补齐所要测试的地方。
14、添加测试点会不会影响高速信号的质量至于会不会影响信号质量就要看加测试点的方式和信号到底多快而定。
基本上外加的测试点不用在线既有的穿孔viaorDIPpin当测试点可能加在在线或是从在线拉一小段线出来。
前者相当于是加上一个很小的电容在在线后者则是多了一段分支。
这两个情况都会对高速信号多多少少会有点影响影响的程度就跟信号的频率速度和信号缘变化率edgerate有关。
影响大小可透过仿真得知。
原则上测试点越小越好当然还要满足测试机具的要求分支越短越好。
15、若干PCB组成系统各板之间的地线应如何连接各个PCB板子相互连接之间的信号或电源在动作时例如A板子有电源或信号送到B板子一定会有等量的电流从地层流回到A板子此为Kirchoffcurrentlaw。
这地层上的电流会找阻抗最小的地方流回去。
所以在各个不管是电源或信号相互连接的接口处分配给地层的管脚数不能太少以降低阻抗这样可以降低地层上的噪声。
另外也可以分析整个电流环路尤其是电流较大的部分调整地层或地线的接法来控制电流的走法例如在某处制造低阻抗让大部分的电流从这个地方走降低对其它较敏感信号的影响。
16、能介绍一些国外关于高速PCB设计的技术书籍和数据吗现在高速数字电路的应用有通信网路和计算器等相关领域。
在通信网路方面PCB板的工作频率已达GHz上下叠层数就我所知有到40层之多。
计算器相关应用也因为芯片的进步无论是一般的PC或服务器Server板子上的最高工作频率也已经达到400MHz如Rambus以上。
因应这高速高密度走线需求盲埋孔blind/buriedvias、mircrovias及build-up制程工艺的需求也渐渐越来越多。
这些设计需求都有厂商可大量生产。
17、两个常被参考的特性阻抗公式微带线microstripZ87/sqrtEr1.41ln5.98H/0.8WT
其中W为线宽T为走线的铜皮厚度H为走线到参考平面的距离Er是PCB板材质的介电常数dielectricconstant。
此公式必须在0.1ltW/Hlt2.0及1ltErlt15的情况才能应用。
带状线striplineZ60/sqrtErln4H/0.67πT0.8W其中H为两参考平面的距离并且走线位于两参考平面的中间。
此公式必须在W/Hlt0.35及T/Hlt0.25的情况才能应用。
18、差分信号线中间可否加地线差分信号中间一般是不能加地线。
因为差分信号的应用原理最重要的一点便是利用差分信号间相互耦合coupling所带来的好处如fluxcancellation抗噪声noiseimmunity能力等。
若在中间加地线便会破坏耦合效应。
19、刚柔板设计是否需要专用设计软件与规范国内何处可以承接该类电路板加工可以用一般设计PCB的软件来设计柔性电路板FlexiblePrintedCircuit。
一样用Gerber格式给FPC厂商生产。
由于制造的工艺和一般PCB不同各个厂商会依据他们的制造能力会对最小线宽、最小线距、最小孔径via有其限制。
除此之外可在柔性电路板的转折处铺些铜皮加以补强。
至于生产的厂商可上网“FPC”当关键词查询应该可以找到。
20、适当选择PCB与外壳接地的点的原则是什么选择PCB与外
壳接地点选择的原则是利用chassisground提供低阻抗的路径给回流电流returningcurrent及控制此回流电流的路径。
例如通常在高频器件或时钟产生器附近可以借固定用的螺丝将PCB的地层与chassisground做连接以尽量缩小整个电流回路面积也就减少电磁辐射。
ZTPCB设计问答集三21、电路板DEBUG应从那几个方面着手就数字电路而言首先先依序确定三件事情1.确认所有电源值的大小均达到设计所需。
有些多重电源的系统可能会要求某些电源之间起来的顺序与快慢有某种规范。
2.确认所有时钟信号频率都工作正常且信号边缘上没有非单调non-monotonic的问题。
3.确认reset信号是否达到规范要求。
这些都正常的话芯片应该要发出第一个周期cycle的信号。
接下来依照系统运作原理与busprotocol来debug。
22、在电路板尺寸固定的情况下如果设计中需要容纳更多的功能就往往需要提高PCB的走线密度但是这样有可能导致走线的相互干扰增强同时走线过细也使阻抗无法降低请专家介绍在高速gt100MHz高密度PCB设计中的技巧在设计高速高密度PCB时串扰crosstalkinterference确实是要特别注意的因为它对时序timing与信号完整性signalintegrity有很大的影响。
以下提供几个注意的地方控制走线特性阻抗的连续与匹配。
走线间距的大小。
一般常看到的间距为两倍线宽。
可以透过仿真来知道走线间距对时序及信号完整性的影响找出可容忍的最小间距。
不同芯片信号的结果可能不同。
选择适当的端接方式。
避免上下相邻两层的走线方向相同甚至有走线正好上下重叠在一起因为这种串扰比同层相邻走线的情形还大。
利用盲埋孔blind/buriedvia来增加走线面积。
但是PCB板的制作成本会增加。
在实际执行时确实很难达到完全平行与等长不过还是要尽量做到。
除此以外可以预留差分端接和共模端接以缓和对时序与信号完整性的影响。
23、模拟电源处的滤波经常是用LC电路。
但是为什么有时LC比RC滤波效果差LC与RC滤波效果的比较必须考虑所要滤掉的频带与电感值的选择是否恰当。
因为电感的感抗reactance大小与电感值和频率有关。
如果电源的噪声频率较低而电感值又不够大这时滤波效果可能不如RC。
但是使用RC滤波要付出的代价是电阻本身会耗能效率较差且要注意所选电阻能承受的功率。
24、滤波时选用电感电容值的方法是什么电感值的选用除了考虑所想滤掉的噪声频率外还要考虑瞬时电流的反应能力。
如果LC的输出端会有机会需要瞬间输出大电流则电感值太大会阻碍此大电流流经此电感的速度增加纹波噪声ripplenoise。
电容值则和所能容忍的纹波噪声规范值的大小有关。
纹波噪声值要求越小电容值会较大。
而电容的ESR/ESL也会有影响。
另外如果这LC是放在开关式电源switchingregulationpower的输出端时还要注意此LC所产生的极点零点pole/zero对负反馈控制negativefeedbackcontrol回路稳定度的影响。
25、如何尽可能的达到EMC要求又不致造成太大的成本压力PCB板上会因EMC而增加的成本通常是因增加地层数目以增强屏蔽效应及增加了ferritebead、choke等抑制高频谐波器件的缘故。
除此之外通常还是需搭配其它机构上的屏蔽结构才能使整个系统通过EMC的要求。
以下仅就PCB板的设计技巧提供几个降低电路产生的电磁辐射效应。
尽可能选用信号斜率slewrate较慢的器件以降低信号所产生的高频成分。
注意高频器件摆放的位置不要太靠近对外的连接器。
注意高速信号的阻抗匹配走线层及其回流电流路径returncurrentpath以减少高频的反射与辐射。
在各器件的电源管脚放置足够与适当的去耦合电容以缓和电源层和地层上的噪声。
特别注意电容的频率响应与温度的特性是否符合设计所需。
对外的连接器附近的地可
与地层做适当分割并将连接器的地就近接到chassisground。
可适当运用groundguard/shunttraces在一些特别高速的信号旁。
但要注意guard/shunttraces对走线特性阻抗的影响。
电源层比地层内缩20HH为电源层与地层之间的距离。
26、当一块PCB板中有多个数/模功能块时常规做法是要将数/模地分开原因何在将数/模地分开的原因是因为数字电路在高低电位切换时会在电源和地产生噪声噪声的大小跟信号的速度及电流大小有关。
如果地平面上不分割且由数字区域电路所产生的噪声较大而模拟区域的电路又非常接近则即使数模信号不交叉模拟的信号依然会被地噪声干扰。
也就是说数模地不分割的方式只能在模拟电路区域距产生大噪声的数字电路区域较远时使用。
27、另一种作法是在确保数/模分开布局且数/模信号走线相互不交叉的情况下整个P.
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- PCB 电流 关系