微电子工艺原理和技术复习题.docx
- 文档编号:9920946
- 上传时间:2023-05-22
- 格式:DOCX
- 页数:26
- 大小:1.51MB
微电子工艺原理和技术复习题.docx
《微电子工艺原理和技术复习题.docx》由会员分享,可在线阅读,更多相关《微电子工艺原理和技术复习题.docx(26页珍藏版)》请在冰点文库上搜索。
微电子工艺原理和技术复习题
《微电子工艺原理和技术》复习题
一、填空题
1.半导体集成电路主要的衬底材料有单元晶体材料Si、Ge和化合物晶体材料GaAs、InP;硅COMS集成电路衬底单晶的晶向常选(100);TTL集成电路衬底材料的晶向常选(111);常用的硅集成电路介电薄膜是SiO2、Si3N4;常用的IC互连线金属材料是Al、Cu。
2.画出P型(100)、(111)和N型(100)、(111)单晶抛光硅片的外形判别示意图。
3.硅微电子器件常用硅片的三个晶向是:
(100)、(111)、(110)画出它们的晶向图。
4.热扩散和离子注入是半导体器件的最常用掺杂方法。
P、As是Si常用的施主杂质;B是Si常用的受主杂质;Zn是GaAs常用的P型掺杂剂;Si是GaAs常用的N型掺杂剂。
5.摩尔定律的主要内容是:
晶体管特征尺寸每三年减小到约70%,30年内有效,也可表示为,集成电路的特征尺寸每三年缩小30%;集成度每三年翻二翻;集成电路工艺每三年升级一代;逻辑电路的速度每三年提高30%。
6.集成电路用单晶硅的主要制备方法是提拉法和区熔法。
7.半导体材料的缺陷主要有点缺陷、位错、层错、孪晶。
8.半导体晶体的晶胞具有立方对称性,Si、Ge、GaAs晶体为金刚石结构。
用密勒指数h,k,l表示晶胞晶面的方向。
8.
9.电子和空穴是半导体的主要载流子,N型半导体中电子浓度高于空穴浓度,而P型半导体中空穴浓度高于电子浓度,本证半导体中的两种载流子浓度相等。
10.半导体单晶材料
中的电子能级由于价电子的共有化分裂成能带,价带是0K条件下被
电子填充的能量最高的能带
,导带是0K条件下未被电子填充的能量最低的能带
,导
带底与价带顶之间称禁带。
10.施主能级靠近导带底,受主能级靠近价带顶。
11.画出N型半导体的能带图。
12.画出P型半导体的能带图。
13.半导体的中,被电子占有的几率为1/2的能级称为费米能级;对本征半导体,费米能
级位于禁带中央,表示电子和空穴数相等。
费米能级靠近导带,表示电子数多于空穴
数,是N型半导体;费米能级靠近价带,表示空穴数多于电子数,是P型半导体。
14.扩散的目的是为了实现对半导体掺杂,杂质扩散的深度与杂质浓度梯度、扩散温度、扩散时间有关,服从费克定律。
杂质扩散通常分为等表面浓度扩散,也预淀积,和固定杂质总量扩散,也称再分布扩散。
预淀积的分布是余误差函数,再分布扩散的杂质呈高斯函数分布。
15.扩散分布的主要测量方法有:
四探针测电阻率、扩展电阻测载流子分布、霍尔效应测电阻率、染色法测结深、二次离子质谱测杂质分布、卢瑟福背散射测重杂质分布。
16.扩散系统主要有以下四部分组成:
炉体与炉管、气体系统、温度和气源控制系统、装片系统。
17.由于O2在SiO2中的扩散率远高于Si在SiO2中的扩散率,所以氧化反应是由O2穿过SiO2层,在Si-SiO2界面与Si原子反应。
相同温度下,湿氧氧化速率高于干氧氧化速率,是因为在SiO2中,H2O比O2有更高的扩散率和溶解度。
由于N2和Si在Si3N4中的扩散率都很低,所以很难在Si衬底上热生长Si3N4。
通常在Si衬底上用PECVD法沉积Si3N4薄膜。
18.Si衬底上热氧化的机理由迪尔-格罗夫模型确定。
氧化反应的快慢与三个因素有关,即:
温度、氧化剂浓度和表面电势。
氧化层厚度的理论计算公式为:
式中A、B为与扩散率成正比的常数,为由初始厚度决定的时间修正系数。
19.氧化时硅中的杂质浓度与SiO2中浓度出现差别的现象称为分凝效应。
B在氧化硅中的含量高于Si衬底中的含量,分凝系数小于1;P、As在氧化硅中的含量低于Si衬底中含量,分凝系数大于1。
20.氧化层厚度的测量方法主要有:
比色法
、椭圆偏振仪测试法
、台阶测试
、相干光波长
差测量
、扩展电阻测试
、扫描电镜测量。
21.用C-V测试可以测定二氧化硅薄膜的:
界面态密度、可动电荷密度和固定电荷密度。
22.CMOS集成电路的栅氧化层要求:
针孔密度低、界面态密度低、可动电荷密度低和固定电荷密度低、介电击穿高。
通常用含Cl氧化降低其界面态密度,用含N氧化降低其针孔密度和提高介电击穿强度。
23.注入离子的射程主要由离子能量、离子种类和衬底材料决定。
确定注入离子分布的主要参数是平均投影射程及其标准偏差。
注入离子分布的一级近似为高斯分布。
可写成:
24.沿晶体沟道注入离子的射程远大于随机方向注入离子射程的现象称为沟道效应,可以用硅片相对注入束偏转5-7的注入角、表面生长氧化层和硅注入表面预非晶化来避免。
其中,硅片偏转5-7的注入角是最常用的方法。
25.离子注入机的对Si衬底作P型掺杂的源气常用BF3,N型掺杂的源气常用PH5和AsH5。
对GaAs做N型掺杂的源气常用SiH4。
26.为了降低注入离子对衬底由于热沉积产生的温升,在高剂量、大束流离子注入时,可以采用混合扫描方式,在低剂量、小束流时一般用全电扫描方式注入。
27.浅结制备的常用方法是:
降低注入离子能量、分子离子注入加快速热退火。
而P型浅结比n型浅结更难制备。
P型浅结常用BF2+离子替代B+注入、降低B+注入能量、硅注入表面预非晶化来获得。
28.CMOS工艺中,阱注入的计量为1012/cm2量级;源、漏注入的剂量为1015/cm2量级;
开启调整的注入剂量为1011/cm2量级;场注入的的剂量为1013/cm2量级;离子束合成SOI材料SIMOX的O+注入计量为1018/cm2量级。
29.快速热处理设备(RTP)的主要热交换机制是热辐射,常用热源是钨-卤灯。
RTP的主要优点是时间短可减少杂质的再分布、灯光加热无污染。
30.光刻工艺的主要工序有:
涂胶、前烘、对位、曝光、显影、坚膜、介质刻蚀、去胶组成。
31.光学光刻机主要有接触式、接近式、投影式和分步重复光刻机等几种。
非光学光刻机主要有电子束光刻机和X射线光刻机。
32.光学光刻机的主要曝光光线的是波长为436nm的g线和365nm的i线,适合1微米以上特征尺寸的光刻。
常用248nm的KrF和193nm的ArF准分子激光做1微米以下特征尺寸的光刻光源。
33.光刻胶的三种主要成分是:
感光剂、基体材料和溶剂。
正胶的感光剂是重氮醌,曝光使其长链分子断裂,正胶的
33.曝光区在显影后去除;曝光使负胶的感光剂交联,使曝光区在显影后保留。
34.前烘的目的是去除胶膜中的大部分溶剂使胶膜中的溶剂只有初始浓度的5%。
从而,使胶的曝光性能稳定。
对正胶,前烘过度会使非曝光区的胶部分溶解;前烘不足,会使胶的感光度提高,对比度降低,线条边缘不陡直。
所以,必须严格控制前烘的时间和温度。
35.光刻工艺的分辨率决定于:
光刻机的分辨率、光刻胶的种类、光刻胶的厚度、光刻胶的对比度和曝光、显影、刻蚀条件的正确控制。
正胶的分辨率高于负胶的分辨率;光刻胶越薄,分辨率越高。
36.MOS场效应晶体管的开启电压指的是:
MOS管栅下半导体表面开始强反型时的栅极电压。
所以,NMOS管的开启电压为正,PMOS管的开启电压为负。
37.开启电压(阈值电压)的高低与栅下半导体中的载流子浓度,栅氧化层的厚度、固定电荷密度、可动电荷密度、界面态密度等有关。
载流子浓度越高,开启电压的绝对值越高;栅氧化层厚度越厚,开启电压的绝对值越高。
38.闩锁效应(可控硅效应),是CMOS电路遇到的破坏性问题。
在CMOS电路正常工作时,由于寄生晶体管的突然被激发,器件电流突然大幅上升,甚至很快因Al连线熔断,使电路失效。
39.避免可控硅效应的方法从降低寄生管的总增益,以及消除寄生晶体管出发,主要有:
1.增加基区宽度(即P-NMOS管的间距和阱深);2.增加基区掺杂;3.使用可以吸收注入电荷的保护环;4.采用深槽隔离;5.最可靠的是采用SOI材料作衬底,可以消除所有寄生元件的产生。
40.半导体器件隔离的种类有:
P-N结隔离;介质隔离和沟槽隔离三种。
P-N结隔离适合低密度、低成本的器件。
目前大多数CMOS器件采用介质隔离,绝缘介质场区氧化层采用局部氧化(LOCOS)工艺生长。
41.金属-半导体接触分:
肖特基接触、欧姆接触和合金接触三种。
当半导体衬底浓度低于1017/cm3时,只能产生肖特基接触,当半导体衬底浓度高于1020/cm3时可实现欧姆接触。
42.肖特基接触呈现二极管特性,肖特基结的高低由金属功函数和半导体表面功函数差决定;欧姆接触呈现线性特性,接触电阻可以低到10-7欧姆·厘米。
IC的互连线金属要求与半导体衬底实现欧姆接触,所以,源、漏、多晶硅等的掺杂浓度必须高于1020/cm3。
43.要实现金属互连线与Si的良好欧姆接触,还必须做合金化处理。
为了避免铝钉扎和电迁移现象,常用Al-Si、Cu-Al合金和Cu替代纯铝。
铝合金化工艺的条件是:
450C,30分,N2/H2(4:
1)。
44.为了避免电迁移现象,可用Cu-Al合金和Cu替代Al-Si。
45.为了降低台阶高度对金属互连线的影响,在沉积金属层前必须对圆片平坦化。
平坦化的方法主要有回流和化学机械抛光。
沉积的回流介质主要有:
硼硅玻璃(BSG)、磷硅玻璃(PSG)和硼磷硅玻璃(BPSG)。
46.Al栅CMOS的极限特征尺寸是5微米,在6微米以下,一般采用多晶硅栅工艺。
47.离子注入掺杂剂量偏差的原因主要来源于:
中性原子注入、二次电子效应和可能的相同荷质比离子的注入。
例如:
当作28Si+注入时,可能有真空系统中剩余气体产生的N2+也会同时注入。
48.辉光放电、射频放电产生等离子体是等离子溅射、刻蚀、PECVD、RIE工作的必要条件。
49.实用的等离子体刻蚀工艺必须满足下列条件:
1.反应产物是挥发性的;2.选择比率高;
3.刻蚀速率快;4.具有好的终点灵敏性;5.有好的各向异性刻蚀速率。
50.干法刻蚀的终点检测有许多方法,通常采用的是残余气体质谱分析、等离子室光发射谱分析和激光干涉终点检测方法。
51.圆筒式等离子刻蚀的方向性差,刻蚀速率慢,过刻蚀性能好,适用于去胶工艺;反应离子刻蚀,方向性好,刻蚀速率高,可以用通入不同的工艺气体,实现好的选择性,适合于对SiO2、Al、Si3N4和多晶硅的刻蚀。
52..单晶硅太阳能电池采用 绒化 表面来增加表面积,用沉积Si3N4作 减反膜 膜来降低入射光的反射,用在扩散层表面氧化生长 10~25nm的钝化层,改变表面层硅原子价键失配,减少表面复合,提高短路电流。
用PECVD法沉积Si3N4时,反应中大量的原子H可以降低钝化层与表层硅界面的 介面态 。
二、问答、计算题
1.课本P63,7,9。
2.已知要求氧化层厚度、氧化温度、初始氧化层厚度,从理论和图表求氧化时间。
3.已知氧化时间、氧化温度、初始氧化层厚度,从理论和图表求氧化层总厚度。
4.课本P93,1,3。
5.什么是含Cl氧化,含Cl氧化的好处是什么?
在氧化时,将Cl2,HCl,TCE(三氯乙烯)TCA(三氯乙烷)与O2混合氧化为含氯氧化。
好处:
1.可以消除重离子沾污;重金属原子与Cl2反应可生成挥发性金属卤化物。
2.降低Si-SiO2的界面态密度;3.生长速率快,含3%的HCl,速率提高一倍。
6.热氧化薄膜和APCVD、LPCVD、PECVD沉积氧化薄膜的性能和工艺特点是什么?
性能:
在高温下将硅直接与氧气反应,生成SiO2的过程。
特点:
氧化层致密,Si-SiO2界面陡峭,界面态密度低,氧化速率不高,获得厚氧化层困难。
性能:
利用化学气相沉积或物理沉积方法对非裸露Si表面沉积氧化层的过程。
特点:
工艺温度低,对衬底无特别要求,氧化层疏松,沉积速率高,容易获得厚氧化层。
7.离子注入掺杂的优点是什么?
写出CMOS集成电路制备工艺中用到的离子注入。
1低温工艺;2注入剂量可精确控制;3注入深度可控4.不受固溶度限制
5.半导体掺杂注入需要退火以激活杂质和消除损伤
6.材料改性注入可不退火引入亚稳态获得特殊性能
7.无公害技术8.可完成各种复合掺杂
1.P阱或N阱注入~10E12/cm22.阈值调整注入~10E11/cm2
3.场注入~10E12/cm24.源漏注入~10E15/cm2
5.隔离注入~10E15/cm26.基区注入~10E12/cm2
7.发射、收集区注入~10E15/cm28.智能剥离氢注入~10E16/cm2
9.材料改性注入~10E16/cm210.SOI埋层注入~10E17-10E18/cm2
8.课本P121,1,2
9.离子注入机的主要结构是什么?
讲述分析器、加速器、电荷积分仪的作用。
1.离子源在起弧室内产生等离子体2.离子吸出系统从源内引出离子束
3.磁分析系统从引出离子束中偏析出所需注入束
4.加速系统对注入离子束加速获得所需能量
5.聚焦、扫描、偏转系统调控注入离子束
6.法拉第电荷计量系统测控注入离子剂量
7.装片、注入、出片系统完成离子注入工艺
8.真空系统使束通道达到10-3-10-5Pa的真空度
9.冷却系统对离子源、分析腔、注入靶等冷却
10.注入束中的中性
14.原子是如何形成的?
它有什么害处?
如何避免?
原因:
在离子束的传输过程中,由于离子与残余气体分子的碰撞等原因,离子俘获电子成中性原子
害处:
中性原子不带电,如果通过法拉第电荷测量系统注入硅片,会使实际注入剂量超出设定剂量
方法:
在X扫描板上加上固定的直流偏压,带电的离子束将向负电板方向偏转
11.光学光刻机的分辨率的计算。
答:
对用于IC生产的投影机,接近理想的光学系统,没有色差、畸变,这时,其分辨率可用瑞利判据确定:
可见,系统的数值孔径越大,其分辨率越高,波长越短,分辨率越高。
k是由光刻胶性能决定的常数,其值约0.75。
对NA为0.6的系统和365nm的光,投影机最小可分辨0.46微米的图形。
为了获得高的分辨率,必须提高系统的数值孔径。
12.课本P179,5,P168,例7.1
13.正胶和负胶的前烘和坚膜条件怎样?
1.正胶前烘:
90°C,20分;坚膜:
130°C,30分。
2.负胶前烘:
85°C,10分;坚膜:
140°C,30分;
过高的前烘温度,将会使光刻胶的光敏剂失效
14.课本P4725
15.MOS管的开启电压有那些因素决定?
由栅下半导体中的载流子浓度、栅氧化层的厚度、栅氧化层的固定电荷密度、可动电荷密度、界面态密度等有关
16.按先后逐条写出6微米Al栅CMOS的简要工艺;
1.清洗;(100)N-Si2-4欧姆厘米2.预氧化;500nm
3.P阱光刻;
(1)4.P阱注入;2E13/cm2,50KeV
5.P阱推进;结深7-8µm,1180oC6.P+区光刻;
(2)
7.P+注入;B+2E15/cm2,50KeV8.N+区光刻;(3)
9.N+区注入;P+或As+5E15/cm210.P+、N+退火和再分布;
11.APCVD沉积SiO2;500nm12.致密;900°C,O2,30min
13.栅区光刻(预孔);(4)14.栅氧化;80nm
15.P沟道光刻;(5)用P阱反版
16.P沟道开启调整注入;2E11/cm2,注B+Vt降低,P+升高。
15.
17.刻孔;(6)18.Al-Si溅射沉积;厚1.1µm
19.刻Al;(7)20.合金;N2/H2(4:
1),450°C,30min
21.
Vt、Vb初测;Vt~1.0V22.沉积钝化层;PECVDSiOxNy,800nm,或PI
23.光刻压焊点(8)24.钝化层刻蚀。
17.
18.按先后逐条写出写出P阱3微米Si栅CMOS简要工艺,它与N阱工艺的差别何在?
1.清洗;(100)N-Si0.5-1欧姆厘米(P阱工艺)2.预氧化;200nm
3.P阱光刻;
(1)4.P阱注入;2E13/cm2,不去胶,用胶屏蔽。
5.
6.P阱推进;4-6µm6.去预氧化层并生长60nm氧化层;
7.
7.沉积Si3N4,150nmLPCVD8.场区光刻,
(2)
9.刻蚀Si3N4;RIE10.场注入,P+3-4E13/cm2
11.场区氧化,1.2µm
12.去除Si3N4;RIE或热磷酸腐蚀
13.光刻栅区;(3)14.掩蔽氧化;100nm
15.P沟道区光刻;(4)16.Vtp调整注入;2E11/cm2,带胶
17.去除掩蔽氧化层;18生长栅氧化层;60nm
19.沉积多晶硅;500nm,LPCVD20.正面图胶,去除背面多晶硅;
.
21.多晶硅扩磷;>1020/cm322.P+区光刻;(5)
23.紫外固胶;24.P+注入;带胶注入B+40kev2E15/cm2
25.氧等离子去胶26.N+区光刻;(6)
27.紫外固胶;28.N+注入;带胶注入,P+或As+80kev,5E15/cm2
29.激活退火;RTA1100°C,2min,N2
30.沉积PSG;450°C,SiH4+PH3+O2;500nm
31.回流、平坦化;1000°C,N2,20min
31.预孔光刻;(7)32.套刻孔;(8)
34.Al-Si溅射沉积;厚1.1µm35.刻Al-Si连线;(9)
36.合金;N2/H2(4:
1),450°C,30min
37.检测单管特性;Vt~1.0V38.沉积钝化层;SiOxNy或PI
39.光刻压焊点;(10)40.去胶或亚胺化。
19.6微米铝栅CMOS工艺要求哪几块光刻版?
各有什么作用?
20.3微米硅栅CMOS工艺要求哪几块光刻版?
各有什么作用?
21.比较湿法腐蚀和干法刻蚀的优缺点。
1.各向同性,纵向和横向腐蚀速率相同;
2.优良的选择性,对不同的材料采用不同的腐蚀液;
3.工艺控制性差,温度、浓度等对腐蚀有很大影响;
4.工艺过程中产生气泡、颗粒等影响腐蚀质量;
5.通常不会造成衬底的损伤;
6.方便、低价,不需要特殊设备;
7.产生大量废液,不利环保;
8.适合于2m以上线条的刻蚀。
1.有较高的各向异性,可以减小横向刻蚀,提高线条精度;
2.等离子刻蚀受工艺温度的影响较小;
3.刻蚀工艺可以很容易地开始和结束,几乎没有滞后时间;
4.工艺中产生的颗粒很少;
5.没有废液,有利环境保护。
缺点是设备价格高,工艺控制相对复杂。
22.写出常用薄膜SiO2、Si3N4、多晶硅、Al和GaAS的湿法腐蚀溶液配比。
1.SiO2的腐蚀:
常用氢氟酸、氟化氨与水的混合液腐蚀;
2.Si3N4的腐蚀:
用磷酸腐蚀必须将它加热至180°C;
3.Al的腐蚀:
对Al连线的腐蚀通常采用磷酸、冰醋酸和硝酸的混合液。
4.硅和多晶硅的腐蚀通常用硝酸加氢氟酸混合液来腐蚀硅。
3.
4.
5.GaAs的腐蚀通常用H2SO4+H2O2+H2O腐蚀液,也可用Br2+CH3OH腐蚀。
23.写出光刻胶、SiO2、Si3N4、多晶硅、Al和GaAS的干法刻蚀工艺气体。
24.什么是leftoff技术?
优点和缺点是什么?
Liftoff技术是一种有别与干法和湿法刻蚀的介质薄膜,特别是金属薄膜特殊剥离去除技术
优点是:
样品不必做实际刻蚀,没有损伤;工艺简单。
缺点是:
对薄膜的沉积温度有限制;表面必须非常平坦;由于边缘效应,阻碍了细线条的沉积;剥离时有金属和胶在沟槽内残留,不能获得高质量的图形
25.简述对(100)Si定向腐蚀的方法和原理。
26.有哪些物理沉积的薄膜方法?
它们各有什么优点和限制?
哪些薄膜适合于物理淀积?
真空蒸发:
优点:
设备比较简单、操作容易;
Ø薄膜纯度高、质量好,厚度可较准确控制;
Ø成膜速度快、效率高,采用掩模可以获得清晰的图形;
Ø薄膜生长机理比较单纯。
缺点:
Ø不容易获得结晶结构的薄膜,薄膜附着力较小,工艺重复性差。
溅射沉积:
优点:
1.任何物质都可以溅射,包括高熔点金属、低蒸气压元素和化合物;
2.溅射薄膜与衬底的附着性好;
3.溅射镀膜的密度高、针孔少,膜层纯度高;
4.膜层厚度可控性和重复性好。
缺点:
1.溅射设备复杂,需要高压装置;
2.成膜速率较低(0.1-5nm/S)。
离子镀:
优点:
1膜层附着性好;
2膜层密度高(一般与块体材料相同);
3绕射性能好;
4可镀材料范围广泛;
5有利于化合物膜层的形成;
6淀积速率高;
7清洗工序简单、对环境无污染。
缺点:
1.薄膜中的缺陷密度较高,薄膜与基片的过度区较宽,应用中受到限制(特别是电子器件和IC)。
2.由于高能粒子轰击,基片温度较高,有时不得不对基片进行冷却。
3.薄膜中含有气体量较高。
激光脉冲沉积
优点:
功率可控,从而沉积速率可控,甚至可以实现外延;可以在高真空下完成沉积;由于局部温度可达2000C以上,原则上靶中的各种元素都同时可蒸发沉积,沉积膜的成分几乎与靶相同。
缺点:
沉积速率小,沉积面积小,不适合工业生产。
对实验室研究较好。
物理淀积在IC工艺中主要沉积金属薄膜
27.有哪些化学气相沉积的方法?
它们各有什么优点和限制?
哪些薄膜适合于物理淀积?
APCVD:
特点:
低温、常压、生长速率大、沉积膜疏松
LPCVD:
优点:
(1)低气压下气体分子的平均自由程大,反应装置内可以快速达到浓度均一,消除了因气相浓度梯度带来的薄膜不均匀性。
(2)薄膜质量高:
薄膜台阶覆盖良好;结构完整性好;针孔较少。
(3)沉积过程主要由表面反应速率控制,对温度变化极为敏感,所以,LPCVD技术主要控制温度变量。
LPCVD工艺重复性优于APCVD。
(4)卧式LPCVD装片密度高,生产成本低。
PECVD:
优点:
1.低温成膜(300-350℃),对基片影响小,避免了高温带来的膜层晶粒粗大及膜层和基片间形成脆性相;
2.低压下形成薄膜,膜厚及成分较均匀、针孔少、膜层致密、内应力小,不易产生裂纹;
3.扩大了CVD应用范围,特别是在不同基片上制备金属薄膜、非晶态无机薄膜、有机聚合物薄膜等;
4.薄膜的附着力大于普通CVD。
MOCVD:
优点:
1)对镀膜成分、晶相等品质容易控制;
2)可在形状复杂
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 微电子 工艺 原理 技术 复习题