数字电路组合逻辑电路设计实验报告.docx
- 文档编号:8751035
- 上传时间:2023-05-14
- 格式:DOCX
- 页数:7
- 大小:178.49KB
数字电路组合逻辑电路设计实验报告.docx
《数字电路组合逻辑电路设计实验报告.docx》由会员分享,可在线阅读,更多相关《数字电路组合逻辑电路设计实验报告.docx(7页珍藏版)》请在冰点文库上搜索。
数字电路组合逻辑电路设计实验报告
数字电路-组合逻辑电路设计-实验报告
实验三组合逻辑电路设计
(含门电路功能测试)
一、实验目的
1.掌握常用门电路的逻辑功能
2.掌握小规模集成电路设计组合逻辑电路的方法
测试门电路逻辑功能有静态测试和动态测试两种方法。
静态测试时,门电路输入端加固定的高(H)、低电平,用示波器、万用表、或发光二极管(LED)测出门电路的输出响应。
动态测试时,门电路的输入端加脉冲信号,用示波器观测输入波形与输出波形的同步关系。
下面以74LS00为例,简述集成逻辑门功能测试的方法。
74LS00为四输入2与非门,电路图如3-1所示。
74LS00是将四个二输入与非门封装在一个集成电路芯片中,共有14条外引线。
使用时必须保证在第14脚上加+5V电压,第7脚与底线接好。
整个测试过程包括静态、动态和主要参数测试三部分。
表3-174LS00与非门真值表
A
B
C
0
0
1
0
1
1
1
0
1
1
1
0
1.门电路的静态逻辑功能测试
静态逻辑功能测试用来检查门电路的真值表,确认门电路的逻辑功能正确与否。
实验时,可将74LS00中的一个与非门的输入端A、B分别作为输入逻辑变量,加高、低电平,观测输出电平是否符合74LS00的真值表(表3-1)描述功能。
测试电路如图3-2所示。
试验中A、B输入高、低电平,由数字电路实验箱中逻辑电平产生电路产生,输入F可直接插至逻辑电平只是电路的某一路进行显示。
仿真示意
2.门电路的动态逻辑功能测试
动态测试用于数字系统运行中逻辑功能的检查,测试时,电路输入串行数字信号,用示波器比较输入与输出信号波形,以此来确定电路的功能。
实验时,与非门输入端A加一频率为1kHz的脉冲信号Vi,如图3-3所示,另一端加上开关信号,观测F输出波形是否符合功能要求。
测试图如3-4所示。
动态测试-1态
动态测试-0态
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 数字电路 组合 逻辑电路 设计 实验 报告