FPGA宽带功放设计方案Word文档格式.docx
- 文档编号:8639963
- 上传时间:2023-05-12
- 格式:DOCX
- 页数:18
- 大小:74.20KB
FPGA宽带功放设计方案Word文档格式.docx
《FPGA宽带功放设计方案Word文档格式.docx》由会员分享,可在线阅读,更多相关《FPGA宽带功放设计方案Word文档格式.docx(18页珍藏版)》请在冰点文库上搜索。
2.4.2Stratix的平面布局
第三章DSPbuileer和Simulink简介
3.1引言
3.2Simulink概述
3.2.1DSPbuilder简介
3.2.2DSPbuilder典型设计流程
3.3一个简单的建模实例
第四章宽带功放的设计与仿真
4.1宽带功率放大器的结构与原理
4.1.1宽带功率放大器的指标分析
4.1.1.1工作频带宽度
4.1.1.2增益平坦度与起伏斜率
4.1.1.3驻波比与反射耗损
4.1.2LDMOS
4.1.3有耗匹配式放大器的结构
4.2NE5532和LM1875简介
4.3宽带攻率放大器的仿真
4.3.1宽带功率放大器的电路图
4.3.2仿真与结果
4.3.3结果分析与优化方案
第五章FIR数字滤波器的原理及结构
5.1数字滤波器概述
5.2FIR滤波器的主要优缺点
5.3FIR滤波器的主要结构
5.4FIR滤波器的设计流程
第六章FIR数字滤波器设计与系统优化结果
6.1MATLAB--FDATOOL设计与分析
6.2Simulink--DSPbuilder建模与仿真
6.3系统优化结果
第七章论文总结
参考文献………………………………………………………………………………………63
致谢……………………………………………………………………………………………44
毕业设计小结…………………………………………………………………………………7
附录……………………………………………………………………………………………96
第一章绪论
1.1课题的背景
宽带功率放大器的应用开始从军用向民用扩展,目前在无线通信、移动电话、卫星通信网、全球定位系统(GPS)、直播卫星接收(DBS)、ITS通信技术及毫M波自动防撞系统等领域有着广阔的应用前景,在光传输系统中,宽带功率放大器也同样占有重要地位。
在无线通信、电子战、电磁兼容测试和科学研究等领域,对射频和微波宽带放大器有极大需求,且这些领域对宽带放大器要求各不相同,特别是在通信系统和电子战系统的应用中,对宽带低噪声和功率放大器的性能指标有特殊要求。
在设计上传统窄带放大器的端口匹配,一般是按照低噪声或者共扼匹配来设计的,以此获得低噪声放大器或者最大的输出功率。
但是,在宽带的条件下,输入/输出阻抗变化是比较大的,此时使用共扼匹配的概念是不合适的。
正因为如此,宽带放大器的匹配电路设计方法也与窄带放大器有所不同,宽频带放大器电路结构主要可以分为以下几种:
平衡式放大器;
反馈式放大器;
分布式放大器;
有耗匹配式放大器;
有源匹配式放大器;
达灵顿对结构。
1.2论文的主要目标和工作
本论文目标是设计一个宽带音频功率放大器,带宽在20-20kHz,并针对幅频特性在带内衰减的特性对进行基于FPGA的优化,使其在带内基本平坦。
第一章介绍了宽带功放的发展和地位以及其应用,并阐述了本论文的目标和工作。
第二章介绍了可编程逻辑器件的发展历程,FPGA的设计流程,及AlteraStratix产品简介
第三章对DSPbuileer和Simulink两个软件进行了简介,并提供了一个简单的建模实例
第四章介绍了宽带功率放大器的结构与原理,并设计和仿真了一个宽带功率放大器,且在其基础上对其进行了结果分析并得出优化方案
第五章从数字滤波器的原理入手,介绍了FIR数字滤波器设计流程,研究了FIR数字滤波器的设计方法。
第六章用Simulink/DSPbuilder建立了一个优化方案中所要求的数字滤波器,并进行了仿真与验证,并得出了最终系统达到的目标。
第二章FPGA技术及AlteraStratixFPGA
2.1引言
FPGA/CPLD,DSP和CPU被称为未来数字电路系统的三块基石,也是目前硬件设计研究的热点。
与传统电路设计相比,CPLD具有功能强大,开发过程投资少、周期短、可反复编程修改、保密性能好、开发工具智能化等特点,特别是随着电子工艺的不断改进,低成本的FPGA/CPLD器件的性能不断提升,另一方面集成电路技术飞速发展,最新的工艺水平由90nm发展到65nm,现在45nm工艺也开始应用,而一般ASIC的留片费用的增长速度非常惊人,并且ASIC开发周期相对校长,这一切促使FPGA/CPLD成为当今硬件设计的首选方式之一。
近年来,FPGA及CPLD市场应用数量持续保持调整增长,市场占有份额越来越大。
本章主要讨论FPGA技术,并重点介绍AlteraStratix系列FPGA芯片。
2.2可编程逻辑器件简介
可编程逻辑器件(ProgrammableLogicDevices,简称PLD)是一种用户根据需要自行构造逻辑功能的数字集成电路。
它的基本设计方法是借助于EDA软件,用原理图、状态机、布尔表达式、硬件描述语言等方法,生成相应的目标文件,最后再由编程器或下载电缆,下载到目标器件中去。
这种利用PLD内建逻辑结构、由用户配置来实现任何组合逻辑时序逻辑功能的器件,最初被用来作为分立逻辑电路和中小规模集成电路的替代物,随着设计技术和制造工艺的完善,器件性能、集成度、工作频率等性能不断提高,PLD的应用范围越来越广,目前它已成为ASIC设计的主流。
[9]
上世纪80年代中期,美国Xilinx公司率先推出了现场可编程门阵列(FieldProgrammableGateArray,即FPGA)器件,FPGA器件采用逻辑单元阵列结构,静态随机存取存储工艺,设计灵活、集成度高、可重复编程,并可现场模拟调实验证。
目前,除Xilinx以外,Altera、Actel、Lattiee等公司也成为比较著名的FPGA产品生产厂商。
FPGA的最基本结构是查找表(Look-Uptable,即LUT),本盾上就是一个RAM。
目前FPGA中多使用4输入的LUT,所以每一个LUT可以看成成一个有4位地址线的16x1的RAM。
当用户通过原理图或HDL语言描述了一个逻辑电路以后,FPGA软件会自动计算逻辑电路的所有可能的结果,并把结果事先写入RAM。
这样,每输入一个信号进行逻辑运算就等于输入一个地址进行查表,找出地址对应的内容,然后输出即可。
在FPGA中由四输入查找表和触发器组成的可配置逻辑功能块为信号处理提供了大量可以使用的资源内训珂以通过寄存器或存储器实现流水,大量的逻辑资源能够产生完全并行的结构,从而使计算能力达到最高。
2.3FPGA设计流程
FPGA设计流程分为设计输入、综合、功能仿真(前仿真)、实现、时序仿真(后仿真)、配置下载等六个步骤,设计流程如图2-1所示。
图2-1FPGA设计流程
2.4AlteraStratix产品简介
在大部分应用中,第一代Stratix®
器件都可以由后续的Stratix系列器件取代。
需要高性能、高密度和低成本的设计人员可以充分利用这一获得大奖的90nmStratixII器件。
最新一代的StratixIII器件基于65nm工艺技术,以满足今后高端宽带系统的性能和特性需求。
对于军事应用,第一代Stratix器件仍然是高密度方案的首选。
Stratix器件系列为满足宽带系统的需求进行了优化。
Stratix器件具有非常高的内核性能、存储能力、体系结构效率和及时面市的优势。
Stratix器件提供了专用功能用于时钟管理和数字信号处理(DSP)应用以及差分和单端I/O标准。
此外,Stratix器件具有片内匹配和远程系统更新能力。
Stratix器件系列是功能丰富的宽带系统方案,开创了可编程芯片系统(SOPC)方案的新纪元。
Stratix器件采用1.5V0.13um全铜SRAM工艺,容量为10,570至79,040个逻辑单元(LE),RAM多达7Mbit。
Stratix器件具有多达22个的DSP模块和多达176个的(9位×
9位)嵌入乘法器,针对大数据吞吐量的复杂应用而进行了优化。
Stratix器件还具有True-LVDS电路,支持LVDS、LVPECL、PCML和HyperTransportTM差分I/O电气标准及高速通信接口,包括10G以太网XSBI、SFI-4、POS-PHYLevel4(SPI-4Phase2)、HyperTransport、RapidIOTM和UTOPIAIV标准。
StratixFPGA系列提供了具有层次时钟结构和多达12个锁相环(PLL)的完整的时钟管理方案。
需要低风险、低成本大批量产品设计人员能够很容易将其StratixFPGA设计移植到模板编程HardCopy®
Stratix器件中。
因为HardCopyStratix器件直接从StratixFPGA生成,保留了Stratix架构的大容量、高性能、业界领先的功能和增强的时序特性,所以能将移植风险降至最小。
这种无缝移植过程确保了大批量成品的一次成功,允许系统设计人员以最低的成本实现产品及时面市。
HardCopyII结构化ASIC通过类似的无缝移植方法支持StratixIIFPGA,满足大批量、低成本、高密度的逻辑要求。
[10]
3.1引言
DSPbuilder是美国Altera公司推出的一个面向DSP开发的系统级工具,它作为Matlab的一个Simulink工具箱,使得用FPGA设计DSP系统完全通过Simulink的图形化界面进行建模、系统级仿真,设计模型可直接向VHDL硬件描述语言转换,并自动调用QuartusII等EDA设计软件,完成综合、网表生成以及器件适配及至FPGA的配置下载,使得系统描述与硬件实现有机的融合为一体,充分体现了现代电子技术自动化开发的特点与优势。
3.2Simulink概述
SIMULINK是一个用来对动态系统进行建模、仿真和分析的软件包,它支持连续、离散及两者混合的线性和非线性系统,也支持具有多种采样频率的系统。
在SIMULINK环境中,利用鼠标就可以在模型窗口中直观地“画”出系统模型,然后直接进行仿真。
它为用户提供了方框图进行建模的图形接口,采用这种结构画模型就像你用手和纸来画一样容易。
它与传统的仿真软件包微分方程和差分方程建模相比,具有更直观、方便、灵活的优点。
SIMULINK包含有SINKS(输入方式)、SOURCE(输入源)、LINEAR(线性环节)、NONLINEAR(非线性环节)、CONNECTIONS(连接与接口)和EXTRA(其他环节)子模型库,而且每个子模型库中包含有相应的功能模块。
用户也可以定制和创建用户自己的模块。
用SIMULINK创建的模型可以具有递阶结构,因此用户可以采用从上到下或从下到上的结构创建模型。
用户可以从最高级开始观看模型,然后用鼠标双击其中的子系统模块,来查看其下一级的内容,以此类推,从而可以看到整个模型的细节,帮助用户理解模型的结构和各模块之间的相互关系。
在定义完一个模型后,用户可以通过SIMULINK的菜单或MATLAB的命令窗口键入命令来对它进行仿真。
菜单方式对于交互工作非常方便,而命令行方式对于运行一大类仿真非常有用。
采用SCOPE模块和其他的画图模块,在仿真进行的同时,就可观看到仿真结果。
除此之外,用户还可以在改变参数后来迅速观看系统中发生的变化情况。
仿真的结果还可以存放到MATLAB的工作空间里做事后处理。
模型分析工具包括线性化和平衡点分析工具、MATLAB的许多工具及MATLAB的应用工具箱。
由于MATLAB和SIMULINK的集成在一起的,因此用户可以在这两种环境下对自己的模型进行仿真、分析和修改。
3.2.1DSPbuilder简介
DSPBuilder是Altera推出的一个数字信号处理(DSP)开发工具,它在QuartusⅡFPGA设计环境中集成了MathWorks的Matlab和SimulinkDSP开发软件。
Altera的DSP系统体系解决方案是一项具有开创性的解决方案,它将FPGA的应用领域从多通道高性能信号处理扩展到很广泛的基于主流DSP的应用,是Altera第一款基于C代码的可编程逻辑设计流程。
在Altera基于C代码的DSP设计流程中,设计者编写在NiosⅡ嵌入处理器上运行的C代码。
为了优化DSP算法的实现,设计者可以使用由Matlab和Simulink工具开发的专用DSP指令。
这些专用指令通过Altera的DSPBuilder和SOPCBuilder工具集成到可重配置的DSP设计中。
对DSP设计者而言,与以往FPGA厂商所需的传统的基于硬件描述语言(HDL)的设计相比,这种流程会更快、更容易。
除了全新的具有软件和硬件开发优势的设计流程外,AlteraDSP系统体系解决方案还引入了先进的Stratix和StratixⅡ系列FPGA开发平台。
Stratix器件是Altera第一款提供嵌入式DSP块的FPGA,其中包括能够有效完成高性能DSP功能的乘法累加器(MAC)结构。
StratixⅡFPGA能够提供比Stratix器件高四倍的DSP带宽,更适合于超高性能DSP应用。
3.2.2DSPbuilder典型设计流程
DSPBuilderSignalCompiler模块读取由DSPBuilder和MegaCore模块构建的Simulink建模文件(.MDL),生成VHDL文件和工具命令语言(TCL)脚本,进行综合、硬件实施和仿真。
图3-1为DSPBuilder设计流程。
图3-1DSPBuilder设计流程
4.1宽带功率放大器的结构与原理
4.1.1宽带功率放大器的指标分析
宽带功率放大器的许多指标和普通的功率放大器是一样的,如饱和输出功率、P1dB压缩点、功率效率、互调失真、谐波失真、微波辐射等,但宽带功率放大器也有特殊之处。
4.1.1.1工作频带宽度
工作频带通常指放大器满足其全部性能指标的连续工作频率范围。
4.1.1.2增益平坦度与起伏斜率
增益平坦度是指频带内最高增益与最低的分贝数之差,多倍频程放大器的增益平坦度一般是±
1~±
3dB。
在微波系统中有时候需要两个以上的宽频带放大器级联,级联放大器的增益平坦度将变坏,这是由于前级放大器输出驻波比与后级放大器输入驻波比不一致造成的。
尤其在宽频带内,级间的反射相位有时迭加,有时抵消,增大了起伏,因此一般要在级联放大器的级间加匹配衰减器。
环境温度、直流偏置电压以及时间老化等因素对增益值影响较大,而对增益平坦度的影响较小。
4.1.1.3驻波比与反射耗损
宽频带放大器的驻波比指标比窄频带放大器更难保证。
倍频程放大器可以达到VSWR<
2,当要求较高时,可以用铁氧体隔离器改善驻波比。
但是,在多倍频程的情况下,无法获得适用的超宽频带隔离器,所以驻波比不可能很好。
4.1.2LDMOS
LateralDoublediffusionMOS(LDMOS)采用双扩散技术,在同一窗口相继进行两次硼磷扩散,由两次杂质扩散横向结深之差可精确地决定沟道长度。
沟道长度L可以做得很小,并且不受光刻精度的限制。
由于LDMOS的短沟效应,故跨导、漏极电流、工作频率和速度都比一般MOSFET有了很大的提高;
在射频应用方面,LDMOS有着更好的线性度、较大的线性增益、高的效率和较低的交叉调制失真。
同时,LDMOS是基于成熟的硅工艺器件,比起其他的微波晶体管成本可以降低好几倍。
4.1.3有耗匹配式放大器的结构
有耗增益补偿匹配网络在增益、放射系数和带宽之间可完成“重要”的折衷,而且,这种匹配网络的阻抗特性也可改善放大器的稳定性,减小它的尺寸和价格,因为有耗匹配电路的方案简单。
在很多实际情况中,为了改善宽带匹配——具有最小的增益波动和输入反射系数,在晶体管输入端并联阻性元件是非常有效的。
对较高频率,使用感性电抗元件与电阻串联比基本型具有额外的匹配改善。
4.2NE5532和LM1875简介
NE5532:
NE5532是高性能低噪声运放,与很多标准运放相似,它具有较好的噪声性能,优良的输出驱动能力及相当高的小信号与电源带宽。
小信号带宽:
100MHz
输出驱动能力:
600Ω,10V
DC电压增益:
50000
AC电压增益:
10KHz时2200
电源带宽:
140KHz
转换速率:
9V/μS
大电源电压范围:
±
3~±
20V
其内部原理如图4-1
图4-1NE5532内部原理结构
LM1875
Lm1875是一款功率放大集成块,是美国国半公司研发的一款功放集成块。
它在使用中外围电路少,而且有完善的过载保护功能,它为五针脚形状,一针脚为信号正极输入,二针脚为信号负极输入,三针脚接地,四针脚电源正极输入,五针脚为信号输出。
电压范围:
单电压15~60V,或±
30V
静态电流:
50mA
输出功率:
30W
谐波失真:
<0.015%,当f=1kHz,RL=8Ω,P0=20W时
额定增益:
26dB,当f=1kHz时
工作电压:
25V
18V/μS(9V/μS)
其内部原理如图4-2
图4-2LM1875内部原理结构
4.3宽带攻率放大器的仿真
为达到设计要求,采用两级放大,前用放大器采用NE5532,后级放大器采用LM1875。
4.3.1宽带功率放大器的电路图
图4-3宽带功放电路器
4.3.2仿真与结果
仿真时输入用1mVpp正弦波,频率从20-20KHz,负载8Ω电阻,如图4-4。
测得各频率下输出电压U(Vpp),如表4-1,并得出幅频特性,如图4-5。
图4-4仿真电路图
表4-1电路仿真结果
F(Hz)
20
50
100
500
1k
2k
3k
4k
U(mVpp)
456.16
492.77
498.51
500.3
503.22
500.01
498.63
496.44
5k
6k
7k
8k
9k
10k
11k
12k
491.36
493.18
482.95
479.61
478.64
477.01
474.71
471.66
13k
14k
15k
16k
17k
18k
19k
20k
466.99
462.05
456.85
451.45
445.84
440.01
434.07
427.91
图4-5电路幅频特性
4.3.3结果分析与优化方案
如图4-5,电路幅频特性在带内并不平坦,而是有衰减,于是需要设计一补偿系统,对系统的衰减进行补偿,使其带内基本平坦。
补偿系统设计为一自定义幅频特性对电路进行补偿的基于FPGA的数字滤波器。
所谓数字滤波器,是指输入、输出均为数字信号,通过一
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- FPGA 宽带 功放 设计方案