计算机组成原理第2版.ppt
- 文档编号:18941136
- 上传时间:2024-03-14
- 格式:PPT
- 页数:545
- 大小:20.76MB
计算机组成原理第2版.ppt
《计算机组成原理第2版.ppt》由会员分享,可在线阅读,更多相关《计算机组成原理第2版.ppt(545页珍藏版)》请在冰点文库上搜索。
计计算算机机组组成成原原理理第版第第章章计算机系统概论计算机系统概论第第章章系统总线系统总线第第章章存储器存储器第第章章输入输出系统输入输出系统第第章章计算机的运算方法计算机的运算方法第第章章指令系统指令系统第第章章CPUCPU的结构和功能的结构和功能第第章章控制单元的功能控制单元的功能第第1010章章控制单元的设计控制单元的设计第第章章计算机的发展及应用计算机的发展及应用第第章章计算机系统概论计算机系统概论1.1计算机系统简介1.4本书结构1.3计算机硬件的主要技术指标1.2计算机的基本组成1.11.1计算机系统简介计算机系统简介由具有各类特殊功能的信息(程序)组成1.计算机系统计算机系统计算机的实体,如主机、外设等一、计算机的软硬件概念硬件软件按任务需要编制成的各种程序用来管理整个计算机系统系统软件应用软件语言处理程序操作系统服务性程序数据库管理系统网络软件软件1.1计算机高级语言程序目标程序结果翻译运行1.12.计算机的解题过程二、计算机系统的层次结构二、计算机系统的层次结构高级语言虚拟机器M3汇编语言虚拟机器M2操作系统虚拟机器机器语言实际机器M1微指令系统微程序机器M01.1用编译程序翻译成汇编语言程序用汇编程序翻译成机器语言程序用机器语言解释操作系统用微指令解释机器指令由硬件直接执行微指令软件硬件1.1虚拟机器M4虚拟机器M3虚拟机器M2实际机器M1微程序机器M0程序员所见到的计算机系统的属性概念性的结构与功能特性计算机体系结构计算机组成实现计算机体系结构所体现的属性有无乘法指令如何实现乘法指令(指令系统、数据类型、寻址技术、I/O机理)(具体指令的实现)1.1三、三、计算机体系结构和计算机组成计算机体系结构和计算机组成1.21.2计算机的基本组成计算机的基本组成1.计算机由五大部件组成3.指令和数据用二进制表示4.指令由操作码和地址码组成6.以运算器为中心2.指令和数据以同等地位存于存储器,可按地址寻访5.存储程序一、冯诺依曼计算机的特点5.存储程序算术运算逻辑运算存放数据和程序将信息转换成机器能识别的形式将结果转换成人们熟悉的形式指挥程序运行1.2冯诺依曼计算机硬件框图存储器输入设备运算器控制器输出设备1.2冯诺依曼计算机硬件框图存储器输入设备运算器控制器输出设备二、计算机硬件框图1.21.以存储器为中心的计算机硬件框图程序存储器输出设备输入设备运算器控制器数据结果计算ALU主存辅存CPU主机I/O设备硬件CU2.现代计算机硬件框图存储器输入设备运算器输出设备控制器1.2ALUCPU主机I/O设备CU主存1.上机前的准备建立数学模型-+-+-=!
x9!
x7!
x5!
x3xx9753sin编制解题程序确定计算方法程序运算的全部步骤0,1,2,)()(21nynxynx=+=指令每一个步骤1.2三、计算机的工作步骤取x至运算器中乘以x在运算器中乘以a在运算器中存ax2在存储器中取b至运算器中乘以x在运算器中加ax2在运算器中加c在运算器中=(ax+b)x+c取x至运算器中乘以a在运算器中加b在运算器中乘以x在运算器中加c在运算器中计算ax2+bx+c1.2编程举例0000010000001000打印停机取数ACC存数ACC加ACC+ACC乘ACCACC指令格式举例1.2操作码地址码打印机指令和数据存于指令和数据存于主存单元的地址主存单元的地址指令指令注释注释操作码操作码地址码地址码00000010000001000取数取数x至至ACC10001000000001001乘乘a得得ax,存于存于ACC中中20000110000001010加加b得得ax+b,存于存于ACC中中30001000000001000乘乘x得(得(ax+b)x,存于存于ACC中中40000110000001011加加c得得ax2+bx+c,存于存于ACC50000100000001100将将ax2+bx+c,存于主存单元存于主存单元60001010000001100打印打印7000110停机停机8x原始数据原始数据x9a原始数据原始数据a10b原始数据原始数据b11c原始数据原始数据c12存放结果存放结果1.2计算ax2+bx+c程序清单存储体大楼存储单元存放一串二进制代码存储字存储单元中二进制代码的组合存储字长存储单元中二进制代码的位数每个存储单元赋予一个地址号按地址寻访存储单元存储元件(0/1)房间床位(无人/有人)
(1)存储器的基本组成1.2MDR主存储器存储体MAR2.计算机的解题过程MARMDR存储单元个数16存储字长8设MAR=4位MDR=8位1.2存储器地址寄存器反映存储单元的个数存储器数据寄存器反映存储字长
(1)存储器的基本组成MDR主存储器存储体MARACCMQX
(2)运算器的基本组成及操作过程1.2运算器MQACCALUX被加数被减数被除数乘数商加数减数被乘数除数加法减法乘法除法和差余数乘积高位乘积低位运算器MQACCALUXACC被加数ACC初态加法操作过程1.2ACC+XALUMXXACCACC指令加M1.2减法操作过程运算器MQACCALUX指令减MACC被减数ACC初态MXXACC-XALUACCACC运算器MQACCALUXACCACC被乘数初态1.2MQMMQ指令乘M乘法操作过程XACCXALUXMQ00ACCACCMQACCMQ运算器MQACCALUXACC被除数ACC初态1.2ACCXALUMQACCMQ余数在ACC中指令除MMXX除法操作过程取指令分析指令执行指令PCIRCUPCIRCU取指执行PC存放当前欲执行指令的地址,具有计数功能(PC)+1PCIR存放当前欲执行的指令访存访存完成一条指令1.2(3)控制器的基本组成12356789以取数指令为例4(4)主机完成一条指令的过程1.2CU控制单元主存储器MDRMAR存储体CPUPC控制器IR运算器MQACCALUXI/O设备12356798以存数指令为例41.2(4)主机完成一条指令的过程CU控制单元主存储器MDRMAR存储体CPUPC控制器IR运算器MQACCALUXI/O设备(5)ax2+bx+c程序的运行过程将程序通过输入设备送至计算机程序首地址打印结果分析指令取指令停机启动程序运行,(PC)+1PC执行指令1.2MARMMDRIRPCCUOP(IR)Ad(IR)MARMMDRACCPC1.31.3计算机硬件的主要技术指标计算机硬件的主要技术指标1.机器字长2.运算速度CPU一次能处理数据的位数与CPU中的寄存器位数有关=ni=1fitiTM吉普森法主频每秒执行百万条指令MIPS执行一条指令所需时钟周期数CPI每秒浮点运算次数FLOPS221=256KB213=1KB如3.存储容量主存容量辅存容量存储单元个数存储字长字节数字节数80GB如如MARMDR容量容量1081632存放二进制信息的总位数1.31K=2101B=23b1GB=230b1K8位64K32位第篇概论1.41.4本书结构本书结构计算机1.41.4本书结构本书结构第篇计算机系统的硬件结构计算机I/O系统总线存储器CPU1.41.4本书结构本书结构CPU内部互连ALUCU寄存器中央处理器第篇CPU计算机I/O系统总线存储器CPU1.41.4本书结构本书结构CPU内部互连ALUCU寄存器中央处理器寄存器和解码器控制单元排队逻辑控制存储器第篇CU计算机I/O系统总线存储器CPU第章第章计算机的发展及应用计算机的发展及应用2.3计算机的展望2.2计算机的应用2.1计算机的发展史2.12.1计算机的发展史计算机的发展史一、计算机的产生和发展1946年美国ENIAC1955年退役十进制运算180001500150301500多个电子管多个继电器千瓦吨平方英尺5000次加法秒用手工搬动开关和拔插电缆来编程世界上第一台电子计算机ENIAC(1946)2.1硬件技术对计算机更新换代的影响100000000超大规模集成电路1978现在五10000000大规模集成电路197219771000000中小规模集成电路19651971200000晶体管1958196440000电子管19461957速度/(次/秒)硬件技术时间代三四二一2.1第一台vonNeumann系统结构的计算机2.1IBMSystem3602.12.11.IBM:
BlueGene/L-eServerBlueGeneSolution212992个CPU最大平均速度478200GFLOPS最快的五台超级计算机(截止到2019.11)2.12.IBM:
JUGENE-BlueGene/PSolution65536个CPU最大平均速度167300GFLOPS最快的五台超级计算机(截止到2019.11)3.SGI:
SGIAltixICE82002.114336个CPU最大平均速度126900GFLOPS最快的五台超级计算机(截止到2019.11)2.14.HP:
EKA-ClusterPlatform3000BL460c14240个CPU最大平均速度117900GFLOPS最快的五台超级计算机(截止到2019.11)2.1最快的五台超级计算机(截止到2019.11)5.HP:
ClusterPlatform3000BL460c13728个CPU最大平均速度102800GFLOPS2.1最权威的超级计算机排名的参考网址top500.org二、微型计算机的出现和发展微处理器芯片存储器芯片1971年8位16位32位64位4位(4004)1970年256位1K位16K位64K位256K位1M位16M位64M位4K位4M位2.1Moore定律Intel公司的缔造者之一GordonMoore提出微芯片上集成的晶体管数目每三年翻两番2.1Intel公司的典型微处理器产品80808位1974年808616位1979年2.9万个晶体管8028616位1982年13.4万个晶体管8038632位1985年27.5万个晶体管8048632位1989年120.0万个晶体管Pentium64位(准)1993年310.0万个晶体管PentiumPro64位(准)2019年550.0万个晶体管Pentium64位(准)2019年750.0万个晶体管Pentium64位(准)2019年950.0万个晶体管Pentium64位2000年4200.0万个晶体管2.12019年芯片上可集成3亿5千万个晶体管预计2019年芯片上可集成8亿个晶体管三、软件技术的兴起和发展机器语言面向机器汇编语言面向机器高级语言面向问题FORTRAN科学计算和工程计算PASCAL结构化程序设计C面向对象Java适应网络环境1.各种语言2.12.系统软件语言处理程序汇编程序编译程序解释程序操作系统DOSUNIXWindows服务性程序装配调试诊断排错数据库管理系统数据库和数据库管理软件网络软件2.13.软件发展的特点开发周期长制作成本昂贵检测软件产品质量的特殊性软件是程序以及开发、使用和维护程序所需要的所有文档2.12.22.2计算机的应用计算机的应用一、科学计算和数据处理二、工业控制和实时控制三、网络技术1.电子商务2.网络教育3.敏捷制造四、虚拟现实五、办公自动化和管理信息系统六、CAD/CAM/CIMS七、多媒体技术八、人工智能2.22.3计算机的展望一、计算机具有类似人脑的一些超级智能功能要求计算机的速度达1015/秒二、芯片集成度的提高受以下三方面的限制芯片集成度受物理极限的制约按几何级数递增的制作成本芯片的功耗、散热、线延迟三、?
替代传统的硅芯片1.光计算机2.DNA生物计算机3.量子计算机利用光子取代电子进行运算和存储通过控制DNA分子间的生化反应利用原子所具有的量子特性2.3第章第章系统总线系统总线3.1总线的基本概念3.2总线的分类3.3总线特性及性能指标3.4总线结构3.5总线控制3.13.1总线的基本概念总线的基本概念一、为什么要用总线二、什么是总线三、总线上信息的传送总线是连接各个部件的信息传输线,是各个部件共享的传输介质串行并行四、总线结构的计算机举例1.面向CPU的双总线结构框图中央处理器CPUI/O总线M总线3.1主存I/O接口I/O设备1I/O设备2I/O接口I/O接口I/O设备n单总线(系统总线)2.单总线结构框图CPU主存I/O接口I/O设备1I/O设备2I/O接口I/O设备nI/O接口3.13.以存储器为中心的双总线结构框图系统总线主存CPUI/O接口I/O设备1I/O设备nI/O接口存储总线3.13.23.2总线的分类总线的分类1.片内总线2.系统总线芯片内部的总线数据总线地址总线控制总线双向与机器字长、存储字长有关单向与存储地址、I/O地址有关有出有入计算机各部件之间的信息传输线存储器读、存储器写总线允许、中断确认中断请求、总线请求3.通信总线串行通信总线并行通信总线传输方式3.2用于计算机系统之间或计算机系统与其他系统(如控制仪表、移动通信等)之间的通信3.33.3总线特性及性能指标总线特性及性能指标CPU插板主存插板I/O插板一、总线物理实现BUS主板1.机械特性2.电气特性3.功能特性4.时间特性二、总线特性尺寸、形状、管脚数及排列顺序传输方向和有效的电平范围每根传输线的功能信号的时序关系3.3地址数据控制三、总线的性能指标1.总线宽度2.标准传输率3.时钟同步/异步4.总线复用5.信号线数6.总线控制方式7.其他指标数据线的根数每秒传输的最大字节数(MBps)同步、不同步地址线与数据线复用地址线、数据线和控制线的总和负载能力并发、自动、仲裁、逻辑、计数3.3ISAEISAVESA(LV-BUS)PCIAGPRS-232USB模块系统总线标准四、总线标准系统模块3.3标准界面总线标准总线标准数据线数据线总线时钟总线时钟带宽带宽ISA168MHz(独立)(独立)33MBpsEISA328MHz(独立)(独立)33MBpsVESA(VL-BUS)3232MHz(CPU)133MBpsPCI326433MHz(独立)(独立)64MHz(独立)(独立)132MBps528MBpsAGP3266.7MHz(独立)(独立)133MHz(独立)(独立)266MBps533MBpsRS-232串行通信串行通信总线标准总线标准数据终端设备(计算机)和数据通信设备数据终端设备(计算机)和数据通信设备(调制解调器)之间的标准接口(调制解调器)之间的标准接口USB串行接口串行接口总线标准总线标准普通无屏蔽双绞线普通无屏蔽双绞线带屏蔽双绞线带屏蔽双绞线最高最高1.5Mbps(USB1.0)12Mbps(USB1.0)480Mbps(USB2.0)3.3四、总线标准3.43.4总线结构总线结构一、单总线结构单总线(系统总线)CPU主存I/O接口I/O设备1I/O设备2I/O接口I/O设备nI/O接口1.双总线结构具有特殊功能的处理器,由通道对I/O统一管理通道I/O接口设备nI/O接口设备0CPU主存主存总线I/O总线二、多总线结构3.42.三总线结构三总线结构主存总线DMA总线I/O总线CPU主存设备1设备n高速外设I/O接口I/O接口I/O接口3.43.三总线结构的又一形式3.4局域网系统总线CPUCache局部总线扩展总线接口扩展总线Modem串行接口SCSI局部I/O控制器主存4.四总线结构多媒体Modem主存扩展总线接口局域网SCSICPU串行接口FAX系统总线局部总线高速总线扩展总线图形Cache/桥3.41.传统微型机总线结构三、总线结构举例3.4存储器SCSI控制器主存控制器ISA、EISA8MHz的16位数据通路标准总线控制器33MHz的32位数据通路系统总线多媒体高速局域网高性能图形CPUModem2.VL-BUS局部总线结构3.433MHz的32位数据通路系统总线ISA、EISA多媒体高速局域网高性能图形图文传真8MHz的16位数据通路标准总线控制器CPU主存控制器存储器局部总线控制器SCSI控制器VLBUSModem3.PCI总线结构3.4CPU多媒体PCI桥高速局域网高性能图形图文传真PCI总线系统总线33MHz的32位数据通路8MHz的16位数据通路ISA、EISA标准总线控制器SCSI控制器存储器Modem4.多层PCI总线结构PCI总线2存储器桥0桥4PCI设备桥5总线桥桥3桥1设备桥2第一级桥第二级桥第三级桥PCI总线4PCI总线5PCI总线3PCI总线1PCI总线0存储器总线标准总线CPU3.43.53.5总线控制总线控制一、总线判优控制总线判优控制分布式集中式主设备(模块)对总线有控制权从设备(模块)响应从主设备发来的总线命令1.基本概念链式查询计数器定时查询独立请求方式2.链式查询方式总线控制部件I/O接口0BSBRI/O接口1I/O接口nBG数据线地址线BS总线忙BR总线请求BG总线同意3.5I/O接口10BS总线忙BR总线请求总线控制部件数据线地址线I/O接口0BSBRI/O接口1I/O接口n设备地址3.计数器定时查询方式I/O接口13.5计数器设备地址1排队器排队器4.独立请求方式总线控制部件数据线地址线I/O接口0I/O接口1I/O接口nBR0BG0BR1BG1BRnBGnBG总线同意BR总线请求3.5二、总线通信控制1.目的2.总线传输周期主模块申请,总线仲裁决定主模块向从模块给出地址和命令主模块和从模块交换数据主模块撤消有关信息申请分配阶段寻址阶段传数阶段结束阶段解决通信双方协调配合问题3.5由统一时标控制数据传送充分挖掘系统总线每个瞬间的潜力同步通信异步通信半同步通信分离式通信3.总线通信的四种方式采用应答方式,没有公共时钟标准同步、异步结合3.5读命令
(1)同步式数据输入T1总线传输周期T2T3T4时钟地址数据3.5数据
(2)同步式数据输出T1总线传输周期T2T3T4时钟地址写命令3.5不互锁半互锁全互锁(3)异步通信3.5主设备从设备请求回答(4)半同步通信同步发送方用系统时钟前沿发信号接收方用系统时钟后沿判断、识别3.5(同步、异步结合)异步允许不同速度的模块和谐工作增加一条“等待”响应信号WAIT以输入数据为例的半同步通信时序T1主模块发地址T2主模块发命令T3从模块提供数据T4从模块撤销数据,主模块撤销命令Tw当为低电平时,等待一个TWAITTw当为低电平时,等待一个TWAIT3.5读命令WAIT地址数据3.5时钟总线传输周期T1T2TWTWT3T4(4)半同步通信(同步、异步结合)上述三种通信的共同点一个总线传输周期(以输入数据为例)主模块发地址、命令从模块准备数据从模块向主模块发数据总线空闲3.5占用总线不占用总线占用总线(5)分离式通信充分挖掘系统总线每个瞬间的潜力主模块申请占用总线,使用完后即放弃总线的使用权从模块申请占用总线,将各种信息送至总线上一个总线传输周期子周期1子周期23.5主模块1.各模块有权申请占用总线分离式通信特点充分提高了总线的有效占用2.采用同步方式通信,不等对方回答3.各模块准备数据时,不占用总线4.总线被占用时,无空闲3.5第第章章存存储储器器4.1概述4.2主存储器4.3高速缓冲存储器4.4辅助存储器4.14.1概概述述一、存储器分类1.按存储介质分类
(1)半导体存储器
(2)磁表面存储器(3)磁芯存储器(4)光盘存储器易失TTL、MOS磁头、载磁体硬磁材料、环状元件激光、磁光材料非易失
(1)存取时间与物理地址无关(随机访问)顺序存取存储器磁带4.12.按存取方式分类
(2)存取时间与物理地址有关(串行访问)随机存储器只读存储器直接存取存储器磁盘在程序的执行过程中可读可写在程序的执行过程中只读磁盘、磁带、光盘高速缓冲存储器(Cache)FlashMemory存储器主存储器辅助存储器MROMPROMEPROMEEPROMRAMROM静态RAM动态RAM3.按在计算机中的作用分类4.1高低小大快慢辅存寄存器缓存主存磁盘光盘磁带光盘磁带速度容量价格位1.存储器三个主要特性的关系二、存储器的层次结构CPUCPU主机4.1缓存CPU主存辅存2.缓存主存层次和主存辅存层次缓存主存辅存主存虚拟存储器10ns20ns200nsms虚地址逻辑地址实地址物理地址主存储器4.1(速度)(容量)4.24.2主存储器主存储器一、概述1.主存的基本组成存储体驱动器译码器MAR控制电路读写电路MDR地址总线数据总线读写2.主存和CPU的联系MDRMARCPU主存读数据总线地址总线写4.2高位字节地址为字地址低位字节地址为字地址设地址线24根按字节寻址按字寻址若字长为16位按字寻址若字长为32位字地址字节地址11109876543210840字节地址字地址4523014203.主存中存储单元地址的分配4.2224=16M8M4M
(2)存储速度4.主存的技术指标
(1)存储容量(3)存储器的带宽主存存放二进制代码的总位数读出时间写入时间存储器的访问时间存取时间存取周期读周期写周期连续两次独立的存储器操作(读或写)所需的最小间隔时间位/秒4.2芯片容量二、半导体存储芯片简介1.半导体存储芯片的基本结构译码驱动存储矩阵读写电路1K4位16K1位8K8位片选线读/写控制线地址线数据线地址线(单向)数据线(双向)1041411384.2二、半导体存储芯片简介1.半导体存储芯片的基本结构译码驱动存储矩阵读写电路片选线读/写控制线地址线数据线片选线读/写控制线(低电平写高电平读)(允许读)4.2CSCEWE(允许写)WEOE存储芯片片选线的作用用16K1位的存储芯片组成64K8位的存储器32片当地址为65535时,此8片的片选有效8片16K1位8片16K1位8片16K1位8片16K1位4.20,015,015,70,7读/写控制电路地址译码器字线015168矩阵07D07D位线读/写选通A3A2A1A02.半导体存储芯片的译码驱动方式
(1)线选法4.200000,00,7007D07D读/写选通读/写控制电路A3A2A1A0A40,310,031,031,31Y地址译码器X地址译码器3232矩阵A9I/OA8A7A56AY0Y31X0X31D读/写
(2)重合法4.200000000000,031,00,31I/OD0,0读三、随机存取存储器(RAM)1.静态RAM(SRAM)
(1)静态RAM基本电路A触发器非端1T4T触发器5TT6、行开关7TT8、列开关7TT8、一列共用A触发器原端T1T4T5T6T7T8AA写放大器写放大器DIN写选择读选择DOUT读放位线A位线A列地址选择行地址选择4
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 计算机 组成 原理