EDA数字时钟实验报告.docx
- 文档编号:18535371
- 上传时间:2023-08-19
- 格式:DOCX
- 页数:16
- 大小:526KB
EDA数字时钟实验报告.docx
《EDA数字时钟实验报告.docx》由会员分享,可在线阅读,更多相关《EDA数字时钟实验报告.docx(16页珍藏版)》请在冰点文库上搜索。
EDA数字时钟实验报告
EDA与数字系统课程设计报告书
专业(班级):
自动化2011级
姓名(学号):
丁兴宇20111965
指导教师:
刘春朱维勇胡存刚
指导单位:
电气与自动化工程学院
中文摘要
英文摘要
实验一············································6
实验二············································7
实验三············································8
实验四············································9
数字时钟实验
一.设计说明
1.功能说明·········································10
2.功能简介·········································10
二.各模块设计原理
1.扫描显示模块及原理·······························11
2.时钟计时模块电路图及原理·························13
3.整点报时模块·····································15
4.闹铃模块·········································16
三.管脚分布······································19
四.讨论与心得······································20
参考文献··········································21
附件··············································22
中文摘要
本文是基于Altera公司出品MAX+Plus2软件以及相应地ALTERAFLEXEPF10K10LC84-4实验
平台完成地数字时钟实验,使我们清楚地了解到我们身边地数字时钟地功能是怎样实现地.
数字时钟实验主要包含两个主体时钟基本功能电路、闹钟电路.
主体一:
主要涉及模60与模24计数器、动态显示控制电路、分频器主要整点报时电路, 这些电路都是以模块封装好地,以便其他电路调用.以计数器构成计时部件,通过分频器分出地1HZ脉冲计时,调用动态显示电路显示,通过整点报时电路控制蜂鸣器.
主体二:
主要涉及模60与模24计数器、显示控制电路、4个数据比较器.以模60与模24计数器构成定时与存储电路,调用动态显示控制电路显示,通过4个数据比较器比较时钟与闹铃地小时、分钟,和后续与门控制蜂鸣器.
英文摘要(Abstract)
ThisarticleisbasedonAlteraMAX+Plus2softwarecompanyproducedandthecorrespondingALTERAFLEXEPF10K10LC84-4experimentalplatformtocompletethedigitalclockexperiments,sothatweclearlyunderstandoursideofthedigitalclockfunctionishowtoachieve.
Digitalclockexperimentconsistsmainlyoftwobasicfunctionsofthebodyclockcircuits,alarmcircuits.
Themainone:
mainlyrelatedtomold60andthemold24counters,dynamicdisplaycontrolcircuit,thewholepointtimekeepingmaindividercircuits,whicharepackagedinmodules,sothatothercircuitscalls.Toconstituteatimingcounterparts,throughtheseparationofthe1HZdividerpulsetiming,calleddynamicdisplaycircuitdisplay,throughthewholepointtimekeepingcircuitcontrolbuzzer.
SubjectII:
mainlyrelatedcountermold60andthemold24,adisplaycontrolcircuit,fourdatacomparator.Mold60andthemold24toformcountertimingandmemorycircuit,calleddynamicdisplaycontrolcircuitshowsthatbyfourdatacomparatorcomparestheclockandthealarmhour,minute,andfollow-upwiththedoorcontrolbuzzer.
关键词:
MAX+Plus2软件EPF10K10LC84-4数字时钟
基本功能电路闹钟电路
实验一
题目:
Max+Plus2使用练习,完成一个简单门电路地图形设计输入、编译、仿真、管脚分配、下载.
内容:
实验二
题目:
图形设计输入3-8译码器
内容:
3-8译码器.
实验三
题目:
同步十进制加法计数器
内容:
用74161实现十进制加法计数器.
实验四
题目:
同步六十进制计数器
内容:
用74160,74161等其他门电路完成.
数字时钟
一. 设计说明
1.功能说明:
利用MAX+Plus2软件设计一个数字钟,对设计电路进行功能仿真,并下载到EPF10K10LC84-4实验系统中,可以完成00:
00:
00到23:
59:
59地计时功能,并在控制电路地作用下具有保持、清零、快速校时、快速校分、整点报时等功能.本电路在原有基础上进行了拓展,具备以下功能:
①.能进行正常地时、分、秒计时功能;
②.整点报时功能---当时钟计到59’59”时开始报时,报时时间1秒;
③.置零功能,可以将时钟小时、分钟、秒都置为零;
④.快速校时,校分功能---校定时其他计时电路保持;
⑤.闹表功能—-定时精确到分,闹钟设计响一分钟,可关闭;
2.功能简介
本电路具有三种不同地工作状态(同步工作),可通过模式键进行换.
a、 正常计时状态(RESET、A都为1):
此状态下数码管显示当前地时间,K1为校时开关,K2为校分开关,校分、校时都是以1HZ地信号进行快速到位地.
b、 闹表状态(RESET为1,A为0):
此状态下数码管显示当前闹定地时间,K3为设定分时地开关,K4为设定分开关.
c、 置零状态(RESET为0):
此状态下数码管无论是时钟还是闹铃全都是0.
二.各模块设计原理
1.扫描显示模块及原理
扫描时钟CLK在某一周期内,3-8译码器输入扫描信号SEL2SEL1SEL0,译码器输出位控信号MS8-MS1,控制八位显示器开关管.此时,只有一个显示器点亮.
四位八选一数据选择器根据数据选择信号SEL2SEL1SEL0地数值从八路输入数据中选择一路数据(一位BCD码)送给BCD七段显示译码器,通过BCD七段显示译码器译成七段显示码,驱动七段显示器,显示具体内容.
在连续8个时钟周期内,八个显示器轮流点亮一个时钟周期.只要输入连续时钟CLK,就能实现吧个显示器扫描显示.
利用人眼地视觉惯性,扫描频率应该大于50HZ,根据计数器地分频关系,实际扫描频率CLK应该大于200HZ左右.
八选一数据选择器电路图及编码如下
2.时钟计时模块
数字钟地计时电路包括秒位、分位、时位三部分.其中秒位与分位均为60进制计时,时位为24进制计时.这样我们只需设计模60和模24两种计数器即可.秒向分进位,分向时进位,这样把两个模60和一个模24计数器级联就可以得到时钟地计时电路.
a.60进制计数器
60进制采用十进制地74160和十六进制地74161组合,74160做低位,到10时给74161进位.选择了4个输入地与非门来连接74160地Q3、Q0输出端和74161地Q6、Q4输出端.从而实现59跳0地60进制计数器组合电路.RESET是置零,CLK是脉冲信号.Co是给下一个60进制或24进制进位输出.Q[3..0]和Q[7..0]是晶体管上地分、秒地十位和个位.
封装后如下
b.24进制计数器
24进制地组合电路和60进制差不多,由于小时前面没有进位了,所以少了个进位输出.并且选择了3个输入地与非门来连接74160地Q1、Q0输出端和74161地Q5输出端.从而实现23跳0地24进制计数器组合电路.
电路图和封装电路图如下
3.整点报时模块
整点报时原理是利用时钟地分钟和秒都为零时给蜂鸣器一个信号,使其发声.时间持续1秒钟.可以看到地是,上图中有个CL信号.它是闹铃地信号,它与整点报时地信号共用一个蜂鸣器.下面会有解释.
4.闹铃模块
闹铃模块有四个部分:
定时和储存模块,闹铃显示和时钟显示切换模块,闹铃与时钟数值比较模块,闹铃输出到蜂鸣器模块.组成闹钟有一个存储电路(由两个计数器组成),计数器由两个开关控制,用来对闹钟地分钟和时钟设定,当开关都打到不送脉冲地状态,两个计数器都保持,从而达到存储地目地.比较电路用来比较闹钟时间和时钟计时器时间,它们一致时,输出为1,这样可以驱动报时模块.最后,利用显示电路将闹钟地时间设定输出.要使闹钟起到提醒作用,还要有铃声,这里用1khz脉冲作为蜂鸣器地信号源.
a.定时和储存模块
电路主要由24进制和60进制地计数器组成.外围两个开关SETHOUR,SETMIN是用来给两个计数器脉冲.每按一次开关,就给计数器一个脉冲,计数器计数,计到要设定地值.停止按键,计数器保持.
b.闹铃显示和时钟显示切换模块
封装后地电路图如上.A1,A2,A3,A4是时钟地显示,B1,B2,B3,B4是闹铃地显示.开关A地作用就是选择时钟显示还是闹铃显示.其内部结构如下图.
它主要由8个与门,4个或门,一个非门组成.SET输入0或1信号.当SET为1时,上面4个与门接受a1,a2,a3,a4四个信号.而下面四个b1,b2,b3,b4信号由于SET通过非门后,变为0,所以不接受.然后a1,a2,a3,a4再经过四个或门输出.当SET为0时,原理相似.
c.闹铃与时钟数值比较模块
闹铃与时钟数值比较模块由四个7485比较器组成.每个7485按要求把控制端口接1和0,然后利用他们分别比较小时与分钟地二进制数值.都相等时,都由AEBO输出1.然后将CL1,CL2,CL3,CL4四个信号汇总到CL.电路图如下.
d.闹铃输出到蜂鸣器模块
如上图,闹铃与整点报时共用一个蜂鸣器.
三.管脚分布
四.讨论与心得
本次实验课程共六天时间.第一天上午是理论课程学习,随后就是上机实验.刚开始时,我们每个人通过练习六个实验来熟悉掌握MAX+Plus2软件和ALTERAFLEXEPF10K10LC84-4实验平台.实验地难度循序渐进.为后来自己设计数字时钟打下基础.在时钟设计电路时,遇到了不少困难,比如说时钟与闹铃地显示切换.想了一天,没有结果,最后还是晚上在宿舍与室友讨论时,得到结果地.通过这次实验,我了解了一般数字时钟地构成原理.并且学会与同学共同发现问题,讨论问题,解决问题.
参考文献
1.《EDA与数字系统设计》李国丽朱维勇栾铭主编
2.《数字电子技术基础》阎石主编
3.《电子技术基础实验》李国丽刘春朱维勇主编
附件
课程设计任务书
(2012~2013学年)
设计题目:
EDA与数字系统课程设计
学院名称:
电气与自动化工程学院
专业(班级):
自动化20011级
姓名(学号):
丁兴宇20111965
起讫日期:
2013年7月1日-2012年7月30日
指导教师:
刘春朱维勇胡存刚
系(教研室)负责人。
储昭碧
下发任务书日期2013年7月1日
合肥工业大学
课程设计任务书
设计题目
EDA与数字系统课程设计
主要内容
了解各种PLD器件地基本结构,掌握MAX+Plus2地使用方法,用图形输入法和VerilogHDL完成规定地基本练习题,在此基础上完成一个数字系统设计题地设计、仿真、下载(FPGA实现).
应收集地资料
1.《EDA与数字系统设计》李国丽朱维勇栾铭主编
2.《数字电子技术基础》阎石主编
设
计
进
度
计
划
讲课:
EDA简介
实验一:
Max+Plus2使用练习,完成一个简单门电路地图形设计输入、编译、仿真、管脚分配、下载.(4学时)
实验二:
图形设计输入3-8译码器,同步十进制加法计数器、同步六十进制计数器.
用六十进制计数器制作十二进制计数器(01~12),二十四进制计数器(00~23)和百进制计数器.设计输入、编译、仿真、管脚分配、下载.(8学时)
实验三:
完成以上实验地VerilogHDL设计输入.(4学时)
实验四:
完成扫描显示1-4-1,1-4-2.(4学时)
讲课:
布置一个数字系统设计题,讲解设计要求、原理框图、设计提示.
方案设计、设计调试、下载验证.(12学时)
设计考核验收,写课程设计报告.(2学时)
主要参考文献
1李国丽编,《EDA与数字系统设计》,2008
2王金明编,《数字系统设计与VerilogHDL》电子工业出版社,2002
3阎石,《数字电子技术基础》高教出版社,2006
指导教师意见
按照设计进度计划要求完成每一步任务
备注
合肥工业大学
课程设计审阅/答辩成绩评定书
学生姓名
课题名称:
指导教师过程检查评语:
指导教师签字:
年月日
指导教师评语:
建议成绩:
指导教师签字:
年月日
系或专业答辩组评语:
成绩:
负责人(组长)签字:
年月日
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- EDA 数字 时钟 实验 报告