电子科大计算机学院数字逻辑实验报告中小规模组合逻辑设计.docx
- 文档编号:17625391
- 上传时间:2023-07-27
- 格式:DOCX
- 页数:15
- 大小:5.74MB
电子科大计算机学院数字逻辑实验报告中小规模组合逻辑设计.docx
《电子科大计算机学院数字逻辑实验报告中小规模组合逻辑设计.docx》由会员分享,可在线阅读,更多相关《电子科大计算机学院数字逻辑实验报告中小规模组合逻辑设计.docx(15页珍藏版)》请在冰点文库上搜索。
电子科大计算机学院数字逻辑实验报告中小规模组合逻辑设计
电子科技大学
实验报告
学生姓名:
郫县鸡巴哥学号:
郫县鸡巴哥指导教师:
唐明
一、实验项目名称:
中小规模组合逻辑设计
二、实验目的:
1.掌握非门、或门、与非门、异或门、数据选择器的逻辑功能。
2.掌握常有逻辑门电路的引脚排列及其使用方法。
3.采用中小规模逻辑门进行组合逻辑设计,掌握组合逻辑的设计方法。
三、实验内容:
1.逻辑输入采用实验箱的K1-K11,逻辑输出接L1-L10。
测试实验箱上的HD74LS04P(非门)、SN74LS32N(或门)、SN74LS00N(与非门)、SN74HC86N(异或门)、SN74HC153(数据选择器、多路复用器)的逻辑功能。
2.采用小规模逻辑器件设计一位数据比较器:
设一位数据比较器的输入为A、B,比较A>B,A=B,A
3.分别用小规模和中规模逻辑器件设计3输入多数表决器:
设输入为A、B、C,当三个输入有两个或两个以上同意时,输出结果为同意,输入、输出的同意均为高电平有效。
四、实验原理:
1.一块74LS04芯片上有6个非门。
非门的逻辑功能如表1所示,74LS04(非门、反相器)的逻辑符号和引脚排列如下图所示。
表1非门的逻辑功能
输入
A
输出
Y
L
H
H
L
图174LS04的逻辑符号和引脚排列
2.74LS32(或门)的逻辑符号、引脚排列如下图所示。
图274LS32的逻辑符号和引脚排列
表2或门的逻辑功能
输入
输出
Y
A
B
L
L
L
L
H
H
H
L
H
H
H
H
3.74LS00(与非门)的逻辑符号、引脚排列如下图所示。
表3与非门的逻辑功能
输入
输出
Y
A
B
L
L
H
L
H
H
H
L
H
H
H
L
图374LS00逻辑符号和引脚排列
4.一块74HC86芯片上有4个异或门。
异或门的逻辑功能如表4所示,74HC86(异或门)的逻辑符号、引脚排列如图4所示。
表4异或门的逻辑功能
输入
输出
Y
A
B
L
L
L
L
H
H
H
L
H
H
H
L
图474HC86逻辑符号和引脚排列
5.74HC153芯片上有两个4选1数据选择器。
两个数据选择器使用公共的选择输入端B、A,其它输入端和输出端是独立的。
74HC153(数据选择器、多路复用器)的引脚排列如下图所示。
图574HC153的引脚排列
表5数据选择器的逻辑功能
输入
输出
Y
选择输入
BA
数据输入
C3C2C1C0
输出选通
××
××××
H
L
LL
×××L
L
L
×××H
H
LH
××L×
L
××H×
H
HL
×L××
L
×H××
H
HH
L×××
L
H×××
H
6.一位数据比较器的设计
设一位数据比较器的输入为A、B,比较A>B,A=B,A
输入
输出
实测输出是否符合逻辑功能
A
B
AGTB_L
AEQB_L
ALTB_L
0
0
1
0
1
是
0
1
1
1
0
是
1
0
0
1
1
是
1
1
1
0
1
是
7.3输入多数表决器的设计
设输入为A、B、C,当三个输入有两个或两个以上同意时,输出结果为同意,输入、输出的同意均为高电平有效。
输入
输出
F
实测输出是否符合逻辑功能
A
B
C
0
0
0
0
是
0
0
1
0
是
0
1
0
0
是
0
1
1
1
是
1
0
0
0
是
1
0
1
1
是
1
1
0
1
是
1
1
1
1
是
五、实验器材(设备、元器件):
数字逻辑实验箱一台,HD74LS04P(非门)、SN74LS32N(或门)、SN74LS00N(与非门)、SN74HC86N(异或门)、SN74HC153(数据选择器、多路复用器)各1片。
六、实验步骤:
实验步骤包括:
查阅74LS04、74LS32、74LS00、74HC86、74HC153的数据手册,学习它们的逻辑功能。
根据实验内容连接输入和输出导线,拨动输入开关,观察指示灯的显示是否符合要求。
根据设计要求进行组合逻辑设计,写出输出的与或式,根据数字逻辑实验箱上实际安装的芯片进行逻辑表达式的变换,连接输入和输出导线,测试是否完成相应的逻辑功能。
七、实验数据:
1.测试74LS04非门的逻辑功能,实际测试数据如下。
表1074LS04非门逻辑功能测试
输入
引脚(符号)
输入
电平
输出
电平
输出
引脚(符号)
实测输出是否符合逻辑功能
1(1A)
L
H
2(1Y)
是
H
L
是
3(2A)
L
H
4(2Y)
是
H
L
是
5(3A)
L
H
6(3Y)
是
H
L
是
9(4A)
L
H
8(4Y)
是
H
L
是
11(5A)
L
H
10(5Y)
是
H
L
是
13(6A)
L
H
12(6Y)
是
H
L
是
2.74LS32有4个两输入或门,测试其中一个或门的逻辑功能,实际测试数据如下。
表1174LS32或门逻辑功能测试
输入
引脚(符号)
输入
电平
输出
电平
输出
引脚(符号)
实测输出是否符合逻辑功能
1(1A)
2(1B)
L
L
L
3(1Y)
是
L
H
H
是
H
L
H
是
H
H
H
是
3.74LS00有4个两输入与非门,测试其中一个与非门的逻辑功能,实际测试数据如下。
表1274LS00与非门逻辑功能测试
输入
引脚(符号)
输入
电平
输出
电平
输出
引脚(符号)
实测输出是否符合逻辑功能
1(1A)
2(1B)
L
L
H
3(1Y)
是
L
H
H
是
H
L
H
是
H
H
L
是
4.74HC86有4个两输入异或门,测试其中一个异或门的逻辑功能,实际测试数据如下。
表1374HC86异或门逻辑功能测试
输入
引脚(符号)
输入
电平
输出
电平
输出
引脚(符号)
实测输出是否符合逻辑功能
1(1A)
2(1B)
L
L
0
3(1Y)
是
L
H
1
是
H
L
1
是
H
H
0
是
5.74HC153芯片上有两个4选1数据选择器,测试其中一个数据选择器的逻辑功能,实际测试数据如下。
表14数据选择器的逻辑功能
输入
输出
引脚(符号)
7
(1Y)
实测输出是否符合逻辑功能
选择输入
引脚(符号)
214
(BA)
数据输入
引脚(符号)
3456
(1C31C21C11C0)
输出选通
引脚(符号)
1
(1
)
××
××××
H
L
是
LL
×××L
L
L
是
×××H
H
是
LH
××L×
L
是
××H×
H
是
HL
×L××
L
是
×H××
H
是
HH
L×××
L
是
H×××
H
是
6.一位数据比较器的设计
设一位数据比较器的输入为A、B,比较A>B,A=B,A
表15一位数据比较器的测试结果
输入
输出
实测输出是否符合逻辑功能
A
B
AGTB_L
AEQB_L
ALTB_L
0
0
1
0
1
是
0
1
1
1
0
是
1
0
0
1
1
是
1
1
1
0
1
是
7.3输入多数表决器的设计
设输入为A、B、C,当三个输入有两个或两个以上同意时,输出结果为同意,输入、输出的同意均为高电平有效。
表163输入多数表决器的测试结果
输入
输出
F
实测输出是否符合逻辑功能
A
B
C
0
0
0
0
是
0
0
1
0
是
0
1
0
0
是
0
1
1
1
是
1
0
0
0
是
1
0
1
1
是
1
1
0
1
是
1
1
1
1
是
(
八、实验结论:
通过使用中规模逻辑器件进行组合三输入多数表决器的实验,可以将多条导线接在同一个接口上,操作和观察都非常直观方便,连线也更清晰明了。
九、总结及心得体会:
本次实验让我可以学以致用,将课本上逻辑代数方面的知识应用到实践中来,我更加熟悉了非门、或门、与非门、异或门的概念和应用,同时也掌握了一些不同逻辑门之间相互转化的技巧,连接电路的过程中锻炼了细心和耐心,也学习到了一些确定并排除故障的方法,受益良多。
十、对本实验过程及方法、手段的改进建议:
每个同学桌上同种颜色的导线数目可以再多一些,方便实验中输入输出等导线的区分。
报告评分:
指导教师签字:
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 电子科 计算机 学院 数字 逻辑 实验 报告 中小 规模 组合 逻辑设计