《微机原理与接口技术》习题答案1.docx
- 文档编号:17306923
- 上传时间:2023-07-24
- 格式:DOCX
- 页数:27
- 大小:32.93KB
《微机原理与接口技术》习题答案1.docx
《《微机原理与接口技术》习题答案1.docx》由会员分享,可在线阅读,更多相关《《微机原理与接口技术》习题答案1.docx(27页珍藏版)》请在冰点文库上搜索。
《微机原理与接口技术》习题答案1
《微机原理与接口技术》习题答案
一、单项选择题
1、80486CPU进行算术和逻辑运算时,可处理的信息的长度为(D)。
A、32位 B、16位C、8位D、都可以
2、在下面关于微处理器的叙述中,错误的是(C)。
A、微处理器是用超大规模集成电路制成的具有运算和控制功能的芯片
B、一台计算机的CPU含有1个或多个微处理器
C、寄存器由具有特殊用途的部分内存单元组成,是内存的一部分
D、不同型号的CPU可能具有不同的机器指令
3、若用MB作为PC机主存容量的计量单位,1MB等于(B)字节。
A、210个字节 B、220个字节 C、230个字节 D、240个字节
4、运算器在执行两个用补码表示的整数加法时,判断其是否溢出的规则为(D )。
A、两个整数相加,若最高位(符号位)有进位,则一定发生溢出
B、两个整数相加,若结果的符号位为0,则一定发生溢出
C、两个整数相加,若结果的符号位为1,则一定发生溢出
D、两个同号的整数相加,若结果的符号位与加数的符号位相反,则一定发生溢出
5、运算器的主要功能是(C )。
A、算术运算B、逻辑运算C、算术运算与逻辑运算D、函数运算
6、指令ADD CX,55H[BP]的源操作数的寻址方式是(D)。
A、寄存器寻址 B、直接寻址 C、寄存器间接寻址 D、寄存器相对寻址
7、设(SS)=3300H,(SP)=1140H,在堆栈中压入5个字数据后,又弹出两个字数据,则(SP)=(A )
A、113AHB、114AH C、1144HD、1140H
8、若SI=0053H,BP=0054H,执行SUBSI,BP后,则(C)。
A、CF=0,OF=0 B、CF=0,OF=1 C、CF=1,OF=0 D、CF=1,OF=1
9、已知(BP)=0100H,(DS)=7000H,(SS)=8000H,(80100H)=24H,(80101H)=5AH,(70100H)=01H,(70101H)=02H,指令MOVBX,[BP]执行后,(BX)=(D) 。
A、0102H B、0201H C、245AH D、5A24H
10、实模式下80486CPU对指令的寻址由(A )决定。
A、CS,IP B、DS,IP C、SS,IP D、ES,IP
11、使用80486汇编语言的伪操作指令定义:
VALDB 2DUP(1,2,3DUP(3),2DUP(1,0)) 则在VAL存储区内前十个字节单元的数据是( D)。
A、1,2,3,3,2,1,0,1,2,3 B、1,2,3,3,3,3,2,1,0,1
C、2,1,2,3,3,2,1,0 D、1,2,3,3,3,1,0,1,0,1
12、下列四条指令都可用来使累加器清"0",但其中不能清"进位"位的是(C)。
A、XORAL,AL B、ANDAL,0C、MOV AL,0 D、SUBAL,AL
13、若(AX)=96H,(BX)=65H,依次执行ADDAX,BX指令和DAA指令后,(AL)=(C )。
A、0FBHB、01H C、61H D、0BH
14、下列能使CF标志置1的指令是(C )。
A、CMC B、CLC C、STC D、CLD
15、MOVAX,[BP+SI]隐含使用的段寄存器是(D)。
A、CSB、DS C、ES D、SS
16、计算机工作中只读不写的存储器是(B)。
A、DRAM B、ROM C、SRAM D、EEPROM
17、下面关于主存储器(也称为内存)的叙述中,不正确的是(B)。
A、当前正在执行的指令与数据都必须存放在主存储器内,否则处理器不能进行处理
B、存储器的读、写操作,一次仅读出或写入一个字节
C、字节是主存储器中信息的基本编址单位
D、从程序设计的角度来看,cache(高速缓存)也是主存储器
18、CPU对存储器或I/O端口完成一次读/写操作所需的时间称为一个( B )周期。
A、指令B、总线 C、时钟D、读写
19、存取周期是指(D )。
A、存储器的写入时间
B、存储器的读出时间
C、存储器进行连续写操作允许的最短时间间隔
D、存储器进行连续读/写操作允许的最短时间3间隔
20、下面的说法中,( C )是正确的。
A、EPROM是不能改写的
B、EPROM是可改写的,所以也是一种读写存储器
C、EPROM是可改写的,但它不能作为读写存储器
D、EPROM只能改写一次
21、主存和CPU之间增加高速缓存的目的是(A)。
A、解决CPU和主存间的速度匹配问题 B、扩大主存容量
C、既扩大主存容量,又提高存取速度 D、增强CPU的运算能力
22、采用虚拟存储器的目的是( C )。
A、提高主存速度 B、扩大外存的容量
C、扩大内存的寻址空间ﻩﻩD、提高外存的速度
23、某数据段位于以70000起始的存储区,若该段的长度为64KB,其末地址是(C )。
A、70FFFH B、80000H C、7FFFFH D、8FFFFH
24、微机系统中的存储器可分为四级,其中存储容量最大的是(D)。
A、内存B、内部寄存器C、高速缓冲存储器D、外存
25、下面的说法中,(B)是正确的。
A、指令周期等于机器周期 B、指令周期大于机器周期
C、指令周期小于机器周期 D、指令周期是机器周期的两倍
26、按与存储器的关系,I/O端口的编址方式分为(C)。
A、线性和非线性编址 B、集中与分散编址
C、统一和独立编址 D、重叠与非重叠编址
27、在中断传送方式下,主机与外部设备间的数据传送通路是(A)。
A、数据总线DB B、专用数据通路 C、地址总线ABD、控制总线CB
28、状态信息是通过(A )总线进行传送的。
A、数据B、地址 C、控制 D、外部
29、下列总线中,属于局部总线的是(D )。
A、ISA B、EISA C、MCAD、PCI
30、利用程序查询方式传送数据时,CPU必须读( A)以判断是否传送数据。
A、外设的状态 B、DMA的请求信号 C、数据输入信息 D、外设中断请求
31、CPU与外设间数据传送的控制方式有(D)。
A、中断方式 B、DMA方式 C、程序控制方式 D、以上三种都是
32、CPU与I∕O设备间传送的信号有( D )。
A、数据信息 B、控制信息 C、状态信息 D、以上三种都是
33、在中断方式下,外设数据输入到内存的路径是(D)。
A、外设→数据总线→内存 B、外设→数据总线→CPU→内存
C、外设→CPU→DMAC→内存D、外设→I∕O接口→CPU→内存
34、CPU响应中断请求和响应DMA请求的本质区别是(D)。
A、中断响应靠软件实现(B)速度慢 (C)控制简单
D、响应中断时,CPU仍然仍控制总线,而响应DMA请求时,CPU要让出总线
35、将微处理器、内存储器及I/O接口连接起来的总线是( C)。
A、片总线 B、外总线 C、系统总线 D、局部总线
36、在下列指令中,能使PC机CPU对I/O端口进行读写访问的是(C)。
A、中断指令 B、串操作指令C、输入输出指令 D、传送指令
37、下列几种芯片是PC机的常用芯片,它们之中可接管总线控制数据传送的是(D)。
A、定时器/计数器芯片B、串行接口芯片
C、并行接口芯片ﻩD、DMA控制器芯片
38、下列几种芯片是PC机的常用I/O接口芯片,它们之中可接管总线控制数据传送的是( B )
A、8253A B、8237A C、8259A D、8255A
39、在下列指令中,能使PC机CPU对I/O端口进行读写访问的是( C )。
A、中断指令B、串操作指令C、输入/输出指令 D、传送指令
40、将微处理器、内存储及I/O接口连接起来的总线是(C )。
A、片总线 B、外总线 C、系统总线 D、内部总线
41、支持无条件传送方式的接口电路中,至少应包含( D)。
A、数据端口,控制端口 B、状态端口 C、控制端口 D、数据端口
42、CPU与慢速的外设进行数据传送时,采用(B )方式可提高CPU的效率。
A、查询 B、中断C、DMA D、无条件传送
43、当采用(A)输入操作情况时,除非计算机等待,否则无法传送数据给计算机。
A、程序查询方式B、中断方式 C、DMA方式 D、IOP处理机方式
44、微机中地址总线的作用是(C )。
A、用于选择存储单元 B、用于选择进行信息传输的设备
C、用于指定存储单元和I/O设备接口电路的选择地址 D、用于确定操作对象
45、计算机使用总线结构便于增减外设,同时( C )。
A、减少了信息的传输量 B提高了信息的传输量
C、减少了信息传输线的条数 D、增加了信息传输线的条数
46、若AL=3BH,AH=7DH,则AL和AH中的内容相加后,标志CF、SF和OF的状态分别是(A )
A、0、1、1 B、1、1、1 C、0、0、0D、1、1、0
47、若AL=3BH,AH=7DH,则AL和AH中的内容相减后,标志CF、AF和PF的状态分别是(B)
A、0、0、1 B、1、1、1C、0、1、0 D、1、0、0
48、下列有关指令指针寄存器的说法中,哪一个是正确的( B )。
A、IP存放当前正在执行的指令在代码段中的偏移地址
B、IP存放下一条将要执行的指令在代码段中的偏移地址
C、IP存放当前正在执行的指令在存储器中的物理地址
D、IP存放当前正在执行的指令在存储器中的段地址
49、最小模式时,当M/-----IO为低电平时,表示CPU正在对(B )进行访问。
A、存储器 B、I/O端口 C、外部存储器 D、EPROM
50、下面有关MN/----------MX的叙述正确的是(C )
A、是工作模式选择信号,由CPU产生,为高电平时CPU工作在最小模式,为低电平时,CPU工作在最大模式
B、是工作模式选择信号,由CPU产生,为低电平时CPU工作在最小模式,为高电平时,CPU工作在最大模式
C、是工作模式选择信号,由外部输入,为低电平时CPU工作在最小模式,为高电平时,CPU工作在最大模式
D、是工作模式选择信号,由外部输入,为高电平时CPU工作在最小模式,为低电平时,CPU工作在最大模式
51、某CPU的主频为250MHZ,则它的时钟周期为(D)
A、250ns B、50ns C、40ns D、4ns
52、如果访问存储器时使用BP寻址,则默认的段寄存器是( D)
A、CS B、ESC、DS D、SS
53、某单元在数据段中,已知DS=1000H,偏移地址为1200H,则它的物理地址为( B)
A、10000H B、11200H C、12100H D、13000H
54、某系统中,已知SS=2360H,SP=0800H,若将20H个字节的数据入栈,则SP的内容为(D)
A、0780HB、0820H C、23E20H D、07E0H
55、某系统中,已知建立堆栈时SS=2360H,SP=0800H,经过一段时间后,SP的内容变为0700H,则堆栈中有多少个字的数据( A )
A、80HB、50H C、100 D、100H
56、在下列伪指令中定义字变量的是( B)。
A、DD B、DWC、DQ D、DTﻫ57、下列指令中,能使AL的内容固定为偶数的是(C)。
A、ADDAL,01H B、ORAL,0FEHC、ANDAL,0FEH D、XOR AL,0FEH
58、改变( C)寄存器的值,可改变堆栈中栈顶元素的位置。
A、BP B、IPC、SP D、BX
59、加减类运算指令对标志位的状态(A)。
A、有影响B、部分影响 C、无影响 D、任意
60、当AH=(C)时,执行INT 21H指令可在屏幕上显示一组字符。
A、01H B、02H C、09H D、0AHﻫ61、已知VARDW1,2,$+2,5,6若汇编时VAR分配的偏移地址是2010和,则汇编后2014H单元的内容是( D)。
A、6H B、14H C、5HD、16H
62、若某数据段位于存储区68000H~7FFFFH,则该数据段的段基址是(D)。
A、68000H B、7FFFFH C、6000H D、6800Hﻫ63、SP的作用是用来指示( A)。
A、栈顶元素的有效地址 B、下一条要执行指令的地址
C、下一条要取的指令的地址 D、栈底元素的有效地址ﻫ64、在数据传送指令执行过程中,不能直接与立即数进行传送的是(B)。
A、通用寄存器 B、段寄存器 C、存储器 D、通用寄存器和存储器ﻫ65、转移类指令对标志位的状态(C)。
A、有影响 B、部分影响 C、无影响D、随意ﻫ66、欲从存储单元取某操作数,可采用(D)。
A、寄存器寻址、寄存器间接寻址 B、立即寻址、直接寻址
C、立即寻址、寄存器间接寻址 D、寄存器间接寻址、直接寻址
67、在指令MOVAX,0 执行后,CPU状态标志位ZF的取值(D)。
A、为0 B、为1 C、不确定 D、不改变ﻫ68、已知AL=10010111H,BL=00010101H,执行ADD AL,BL指令后,OF、SF、CF、ZF标志的状态为(B)。
A)、1、0、1、1B、1、1、0、0 C、0、0、1、1 D、0、1、0、1ﻫ69、下列指令中,错误的是(C)。
A、MOVBX,OFFSETBUF B、LEASI,BUF
C、LEADI,OFFSETBUF D、MOVBP,SEGBUFﻫ70、输入/输出指令对标志位的状态( C)。
A、有影响 B、部分影响 C、无影响D、任意
71、用3片8259A级联,最多可管理的中断数是(B)。
A、24级 B、22级 C、23级 D、21级
72、CPU响应INTR和NMI中断时,相同的必要条件是( A )。
A、当前指令执行结束 B、允许中断C、当前访问内存结束D、总线空闲
73、通常,中断服务程序中的一条STI指令目的是( B)。
A、允许低一级中断产生 B、开放所有可屏蔽中断
C、允许同级中断产生 D允许高一级中断产生
74、特殊屏蔽方式要解决的主要问题是( C )。
A、屏蔽所有中断 B、设置最低优先级 C、开放低级中断 D、响应同级中断
75、对可编程接口芯片进行读/写操作的必要条件是( D ).
A、RD=0 B、WR=0 C、RD=0或WR=0 D、CS=0
76、用两只中断控制器8259A级联后,CPU的可屏蔽硬中断可扩大到( D )。
A、64级 B、32级 C、16级 D、15级
77、在PC机中,启动硬中断服务程序执行的是(B )。
A、主程序中安排的中断指令 B、中断控制器发出的中断请求信号
C、主程序中安排的转移指令 D、主程序中安排的调用指令
78、如果有多个中断请求同时发生,系统将根据它们的优先级高低,响应优先级最高的中断请求,若要调整响应顺序,则应使用( C)。
A、中断嵌套B、中断响应 C、中断屏蔽D、中断向量
79、当系统发生某个事件时,CPU暂停现行程序的执行转去执行相应程序的过程,称为( B)。
A、中断请求 B、中断响应C、中断嵌套 D、中断屏蔽
80、8086/8088CPU采用(B )方式,保证在有多个中断源的中断系统中,确定一个中断源并转入相应的中断服务程序。
A、中断向量 B、向量中断 C、优先排队 D、并行工作
81、运算器由很多部件组成,其核心部分是( B )。
A、数据总线B、算术逻辑单元 C、累加器D、多路开关
82、在一般的微处理器中,(D )包含在CPU中。
A、内存 B、输入/输出单元 C、磁盘驱动器 D、算术逻辑单元
83、80486CPU的标志寄存器中,OF标志表示运算结果的(C)情况。
A、进/借位B、符号C、溢出 D、辅助进位
84、若某数据段位于存储区38000H~47FFFH,则该数据段的段基址为(D)。
A、38000H B、47FFFH C、3000H D、3800H
85、程序设计中所使用的地址是(A )。
A、逻辑地址 B、有效地址C、物理地址D、段基址
86、80X86执行程序时,对存储器进行访问时,物理地址可由(B)组合产生。
A、SS和IP B、CS和IPC、DS和IP D、CS和BP
87、某处理器与内存进行数据交换的外部数据总线为32位,它属于(C)。
A、8位处理器B、16位处理器 C、32位处理器 D、64位处理器
88、在堆栈操作中,隐含使用的通用寄存器是( D )。
A、AX B、BX C、SI D、SP
89、主要决定微机性能的是(A )
A、CPU B、耗电量 C、质量 D、价格
90、十进制负数–38的八位二进制补码是(B )
A、01011011B B、11011010BC、11011011B D、01011010B
91、设AL=7FH,要使AL=80H,应使用下列哪一条指令(D)。
A、ANDAL,80H B、ORAL,80H C、XOR AL,80H D、NOTAL
92、在执行十进制调整指令DAA,DAS之前必须将结果存放于(C )中。
A、AX B、AH C、AL D、BLﻫ93、下列指令执行后影响标志位的是(C )。
A、MOV B、PUSH C、ADD D、XCHG
94、唯一能对应存储单元的地址是( A)。
A、物理地址 B、端口地址 C、有效地址 D、逻辑地址
95、计算机能直接执行的语言是(A)。
A、机器语言 B、汇编语言 C、高级语言D、程序设计语言
96、需采用先进后出原则操作的存储区是( D)。
A、寄存器组 B、地址缓冲器 C、数据寄存器 D、堆栈区
97、寄存器SP用于对(B)的操作。
A、空闲单元 B、堆栈单元 C、数据单元 D、指令单元
98、若(BX)=1000H,(DS)=2000H,(21000H)=12H,(21001H)=34H,执行LEASI,[BX]指令后,SI寄存器的内容是(C )。
A、1234H B、3412H C、1000H D、0010H
99、若(AL)=80H,执行 NEGAL指令后,CF和OF标志位的状态分别为(C)。
A、0和0 B、0和1C、1和0 D、1和1
100、若要完成(AX)*7/2运算,则在下列四条指令之后添加( C)指令。
MOVBX,AX ;MOV CL,3 ;SALAX,CL;SUBAX,BX()。
A、RORAX,1 B、SALAX,1 C、SAR AX,1 D、DIVAX,2
101、计算机的主内存有3K字节,则内存地址寄存器需(C)位就足够。
A、10 B、11 C、12D、13
102、若256KB的SRAM具有8条数据线,那么它具有(B)地址线。
A、10B、18C、20 D、32
103、可以直接存取1M字节内存的微处理器,其地址线需(C)条。
A、8 B、16 C、20D、24
104、规格为4096×8的存储芯片4片,组成的存储体容量为( C )。
A、4KB B、8KB C、16KBD、32KB
105、一个有16字的数据区,其起始地址为70A0:
DDF6H,则该数据区末字单元的物理地址为( B )。
A、14E96H B、7E814H C、7E7F6H D、7E816H
106、某微型计算机可直接寻址64M字节的内存空间,其CPU的地址总线至少应有( D)条。
A、20 B、30 C、16 D、26
107、对于地址总线为32位的微处理器来说,其直接寻址范围可达(D)。
A、64MB B、256MBC、512MB D、4GB
108、通常高速缓存是由快速( A)组成。
A、SRAM B、DRAM C、EEPROMD、Flash
109、CPU在执行指令的过程中,每完成一次对存储器或I/O端口的访问过程,称为(B)。
A、时钟周期 B、总线周期C、总线读周期 D、总线写周期
110、某CPU有32条地址线,与之相连的一个I/O芯片的口地址为210H~21FH,则该I/O芯片的片选信号至少应由(D )条地址线译码后产生。
A、16 B、10 C、4 D、6
111、设某一个单元的物理地址是54321H,则正确的逻辑地址表示为(C )
A、4321H:
50000H B、54320H:
1HC、5430H:
0021HD、5432H:
00001H
112、如果一个程序在执行前CS=1000H,IP=2000H,该程序的起始地址是(B )
A、3000HB、12000H C、21000H D、1000H
113、如果一个堆栈从地址1250H:
0100H开始,SP=0050,则SS的段地址是(B )
A、12600H B、1260H C、1265HD、125BH
114、若已知[X]补=11101011B,[Y]补=01001010B,则[X–Y]补=( A)
A、10100001B B、11011111BC、10100000B D、溢出
115、下列描述正确的是(B)。
A、汇编语言仅由指令性语句组成
B、汇编语言包括指令性语句和伪指令语句
C、指令性语句和伪指令语句的格式是完全相同的
D、指令性语句和伪指令语句需经汇编程序翻译成机器代码后才能执行
116、下列指令中不属于逻辑运算指令的是(B)。
A、XOR B、CWD
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 微机原理与接口技术 微机 原理 接口 技术 习题 答案
![提示](https://static.bingdoc.com/images/bang_tan.gif)