电源管理.docx
- 文档编号:17202865
- 上传时间:2023-07-22
- 格式:DOCX
- 页数:21
- 大小:605.40KB
电源管理.docx
《电源管理.docx》由会员分享,可在线阅读,更多相关《电源管理.docx(21页珍藏版)》请在冰点文库上搜索。
电源管理
電源管理-返馳式隔離電源設計問題的解決技巧
導言
在設計返馳式電源供應器除了會考慮到變壓器之設計、輸出濾波電感、輸出與輸入電容的選擇及封閉迴路補償的計算外,有一些其他事項如分諧波振幅、音頻雜訊、定功率限制等亦不可以被忽略。
本文將針對使用返馳式架構設計電源供應器常遇到的問題,提出一些解決方案。
■斜率補償
對電流控制模式(currentmodecontrol)之電源轉換器,當輸入電壓降低,相對應之工作週期(dutycycle)增加,當工作週期大於50%時會產生分諧波振盪如(圖1、2)所示電感電流差(ΔIi)漸增,系統振盪。
我們可利用迴授斜率補償電路(圖3)來避免分諧波振盪。
在原來迴授電容(CB)串聯CSL到地,並連接RSL到輔助繞組構成迴授斜率補償電路。
其斜率如等式
(1)
▲圖1.工作週期與相對應之電感電流。
▲圖2.一次側MOSFET之電壓、電流及迴授電壓。
其中Vfb為迴授電壓、Ids為一次側MOSFETDrain電流、Vds為一次側MOSFETDrain電壓。
舉例說明:
當VDC=60V,dutycycle>0.5,使用迴授斜率補償電路RSL=2.4kΩ,CSL=33nF。
其量測結果如圖4。
▲圖3.斜率補償電路及其波形。
▲圖4.斜率補償後之量測波形(VDC=60V,RSL=2.4k?
Ω,CSL=33nF)。
同時,此斜率補償電路亦可減少在BurstMode工作模式下輸出之功率(見圖5與圖6),同時可降低音頻雜訊。
▲圖5.使用FSDM0565無斜率補償之波形。
▲圖6.使用FSDM0565.斜率補償後之波形。
■降低音頻雜訊
音頻雜訊主有兩個來源:
一為當變壓器最低振動頻率(fundamentalfrequency)低於20KHz時,會產生音頻雜訊(圖7)。
另一個為用於RCD(電阻、電容、二極體)Snubber之陶瓷電容具有壓電特性,亦會產生音頻雜訊。
而音頻雜訊強度與電流流過變壓器及(或)Snubber電容的大小及最低振動頻率有關。
要減低音頻雜訊,可運用下列方法:
▲圖7.BurstMode之Ids波形與最低振動頻率。
◎方法1:
變壓器含浸,以固定變壓器繞線。
◎方法2:
降低Snubber電容值以減低Snubber之電容電流(圖8)。
◎方法3:
改變Snubber電容型態如使用薄膜電容(圖9)。
▲圖8.降低Snubber電容之前後波形。
▲圖9.薄膜電容與陶瓷電容。
◎方法4:
藉著斜率補償電路以降低MOSFETDrain峰值電流。
◎方法5:
如圖10、人耳對2~4KHz音頻最靈敏,因此把最低振動頻率移離此特定範圍,如降低最低振動頻率。
▲圖10.人耳對不同聲音及頻率之等響度曲線。
參照圖11:
降低RF,或增加CF、RD、CB以降低最低振動頻率。
▲圖11.迴授補償電路。
由圖12、13、14得知fF(fundamentalfrequency)經由降低Rf再增加Rd,其值由原來1.7KHz降為1.2KHz更降為人耳較不靈敏之142Hz頻率。
▲圖12.原始設定值之迴授補償電路波形。
▲圖13.Rf降為1.2K歐姆之迴授補償電路波形。
▲圖14.Rf降為1.2K且Rd增加為1K歐姆之迴授補償電路波形。
■定功率限制
定功率限制可保護所使用功率元件之可靠度,但如圖15所示,因為線路之延遲效應,pulse-by-pulse之電流限流點隨著輸入電壓增加而增加,使得維持定功率亦相對困難(圖16)。
因此,需要使用限流補償電路來幫助達成定功率限制之目的。
▲圖15.實際限流點因線路延遲隨著輸入電壓增高而增高。
▲圖16.功率限制點因電流限制點增高而增高。
在可於外部調整限流點之電路應用中,參照圖17加入RY、CY與二極體以構成限流補償電路。
其關係等式如下:
其中:
◎VY為CY的電壓。
◎VDC為經橋式整流後之直流輸入電壓。
◎Na為輔助繞組圈數。
◎Np為一次側繞組圈數。
在固定限流電阻的條件下,固定5V輸出電流、但增加12V輸出電流,及增加5V輸出電流兩種測試,來驗證使用限流補償電路前後之功率限定值。
實驗結果如表1至表4。
▲圖17.限流補償電路。
▲圖18.經限流補償後可達到定功率限制。
▲表1未使用限流補償電路時,固定5伏特輸出,調升12伏特輸出電流之功率限制值。
▲表2使用限流補償電路時,固定5伏特輸出,調升12伏特輸出電流之功率限制值。
▲表3未使用限流補償電路時,調升5伏特輸出電流之功率限制值。
▲表4使用限流補償電路時,調升5伏特輸出電流之功率限制值。
■Snubber設計
二次側整流二極體RCSnubber:
當二次側整流二極體關斷時,因整流二極體電容與變壓器漏感會產生振盪(圖19)。
因此,為了抑制這一現象,另外增加一路諧振電路,如圖(20)。
其關係等式為:
從圖21對應頻率之阻抗曲線圖得知,增加一路諧振電路後,可抑制負阻抗產生而避免振盪現象。
▲圖19.二次側變壓器繞組兩端點電壓波形。
▲圖20.二次側漏感與整流二極體之輸出電容,及阻尼RC。
▲圖21.二次側漏感與整流二極體輸出電容對應於頻率之阻抗。
舉例說明設計程式如下:
1.首先量測整流二極體之電壓波形,以得知其諧振週期(Tr),如圖22所示為46nS。
2.找出並聯電容值使得此諧振週期(Tr)變為原來的兩倍。
如圖23所示,Tr變為96nS,其並聯電容為680pF。
3.以等式(4)求出Snubber電阻(Rsn)。
得出Rsn為32Ω,我們取30Ω為Snubber電阻值。
結果如圖24。
▲圖22.輸出整流二極體原始諧振波形。
▲圖23.並聯CSN=680pF後輸出整流二極體電壓波形。
▲圖24.並聯CSN=680pF與30歐姆電阻後輸出整流二極體電壓波形。
■一次側RCDSnubber之設計
為了抑制一次側峰值電壓高過MOSFET的額定電壓而使用RCDSnubber電路。
其耗損之功率如等式(5)
其中Vsn為snubber在正常工作時之電容電壓、Rsn為snubber電阻,圖25為其電路。
▲圖25.一次側Snubber電路。
舉例說明設計程式如下:
1.量測漏感:
把除了一次側繞線以外的線圈短路,利用LCR電表量側一次側繞組電感讀值。
但LCR電表不完成準確,特別是漏感值很小時。
2.考慮給與MOSFET之額定BVdss電壓之餘量,以決定Snubber電容之工作電壓。
3.以等式(6)計算Snubber電阻值(Rsn)。
其中:
VRO為二次側之反射電壓、fs為系統切換頻率、Llk為一次側漏感、Ipk為drain峰值電流。
4.考慮Snubber電容漣波以決定Snubber電容值。
(1~10nF)
5.若量測到之MOSFETDrain電壓值不同於設計值,以等式(7)重新校正漏感值。
6.重新計算Snubber電阻值(Rsn)。
範例如下:
根據圖27設定
Vin=265Vac(VDC=370V),Ipk=1.5A,VRO=65V,fs=66KHz。
1.以LCR電表量側一次側漏感為5uH@70KHz。
2.若MOSFET額定電壓為650V,取85%之額定電壓為552V。
則Snubber電容電壓為Vsn=182V。
(Vsn+VDC=182+370=552)。
3.計算Snubber電阻值(Rsn)
取Rsn=56KΩ。
4.考慮Snubber電容漣波,決定Snubber電容值為Csn=2.2nF。
量測drain峰值電壓如圖28所示為520V(Vsn=146V)。
5.以量測到之Vsn重新計算漏感。
6.重新計算Snubber電阻值(Rsn)為95KΩ。
量測drain峰值電壓如圖29所示為543V,因雜散電阻,量測值比設計值低9V。
▲圖26.MOSFET與Snubber電容之電壓。
▲圖27.Csn=2.2nF,Rsn=56kΩ時MOSFET之電壓與電流。
▲圖28.當VDC=370V,Ipk=1.5A,Rsn=56kΩ,Csn=2.2nF時MOSFET之電壓與電流。
▲圖29.當VDC=370V,Ipk=1.5A,Rsn=96kΩ,Csn=2.2nF時MOSFET之電壓與電流。
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 电源 管理