xxx芯片概要设计模板.docx
- 文档编号:16823826
- 上传时间:2023-07-17
- 格式:DOCX
- 页数:9
- 大小:164.32KB
xxx芯片概要设计模板.docx
《xxx芯片概要设计模板.docx》由会员分享,可在线阅读,更多相关《xxx芯片概要设计模板.docx(9页珍藏版)》请在冰点文库上搜索。
xxx芯片概要设计模板
项目名称
XXX芯片概要设计
文件编号XXXX
版本1.1
版本记录:
版本
日期
修改者
修订内容
1.0
2010-5-27
安丰军
创建此文件
1.1
2010-7-13
安丰军
根据评审结果修改
目录-3-
1XXX芯片介绍-5-
2XXX芯片综述-6-
2.1XXX芯片应用环境-6
2.2XXX芯片功能简述-6
2.3XXX芯片的内部功能模块划分-6
2.4XXX芯片的内部功能模块结构图-6
2.5XXX芯片处理流程-7
2.5.1处理流程一简介-7-
2.5.2处理流程二简介-7-
3XXX芯片管脚信号定义-8-
3.1XXX芯片管脚定义-8
3.2XXX芯片外部接口-8
3.2.1外部接口一介绍-8-
3.2.2外部接口二介绍-9-
4模块结构详细说明-10-
4.1一级模块一-10
4.1.1功能描述-10-
4.1.2接口说明-10-
4.1.3实现说明-10-
4.1.4表项/寄存器设置-10-
4.1.5重要资源使用情况说明-10-
4.2一级模块二-11-
4.2.1功能描述-11-
4.2.2接口说明-11-
4.2.3实现说明-11-
424表项/寄存器设置-11
425重要资源使用情况说明-11
5参考资料-12-
6附录一:
XXXX-13-
1XXX芯片介绍
{简要介绍一下芯片研发的具体项目、背景、使用环境、芯片类型等;说明选型依据,
至少对比两款芯片}。
2XXX芯片综述
2.1XXX芯片应用环境
{简要介绍一下芯片的使用环境,要有框图,要说明和外部的接口}。
例如
图2-1射频模块原理框图
2.2XXX芯片功能简述
{简要介绍一下芯片的主要功能}。
2.3XXX芯片的内部功能模块划分
{简要介绍一下芯片的模块划分,至少细化到一级模块}。
例如
2.4XXX芯片的内部功能模块结构图
{芯片一级框图的结构框图}。
图2-2RF_FPGASX35T芯片内部模块结构图
2.5XXX芯片处理流程
{简要介绍一下芯片的主要处理流程、工作时序等}。
2.5.1处理流程一简介
{说明处理流程一}。
2.5.2处理流程二简介
{说明处理流程二}。
3XXX芯片管脚信号定义
3.1XXX芯片管脚定义
{管脚的电气特性、特殊处理(如上拉/下拉、阻抗匹配等)等需要特殊说明的部分在“3.2
XXX芯片外部接口”相应章节予以说明;信号的命名应当表明高有效or低有效,并有相应
的文字说明}。
XXX芯片管脚信号定义如下表所示。
表3-1XXX芯片管脚信号定义
信号名称
位宽
类型
电平
说明
位置
时钟/复位信号接口
clk_1
1
IN
LVCMOS33
输入时钟一,频率xxM
AB15
clk_2
1
IN
LVCMOS33
输入时钟二,频率xxM
Y21
rst_1
1
IN
LVCMOS33
复位信号一
AF23
外部接口一
interface1_sig_1
16
IO
LVCMOS25
地址数据复用信号
AE18,AD18,AF17,AE17
AE16,AD16,AF15,AE15
AD15,AF14,AD14,AF13
AD13,AE13,AB7,AE6
interface1_sig_2
1
OUT
LVCMOS33
本地端请求数据中止信号
AF22
interface1_sig_3
1
IN
LVCMOS33
本地端就绪指示信号
AC22
外部接口二
Interface2_sig_1
16
IO
SSTL18_II
地址数据复用信号
AE18,AD18,AF17,AE17
AE16,AD16,AF15,AE15
AD15,AF14,AD14,AF13
AD13,AE13,AB7,AE6
Interface2_sig_2
1
OUT
SSTL18_II
本地端请求数据中止信号
AF22
Interface2_sig_3
1
IN
SSTL18_II
本地端就绪指示信号
AC22
{注意信号名称定义要符合《FPGA编码规范》,按照不同的组别进行信号分类}。
3.2XXX芯片外部接口
3.2.1外部接口一介绍
{接收芯片的外部接口一,要有管脚定义、时序图、操作指南、参考文档/设计等}。
322夕卜部接口一
{接收芯片的外部接口
介绍
,要有管脚定义、时序图、操作指南、参考文档
/设计等}。
4模块结构详细说明
4.1一级模块一
4.1.1功能描述
{简要介绍一下该模块的功能}。
4.1.2接口说明
表4-1一级模块一信号定义
信号名称
位宽
类型
说明
外部接口
clk_1
1
INPUT
外部输入时钟1
clk_2
1
INPUT
外部输入时钟2
rst_1
1
INPUT
外部复位信号1
interface1_sig_1
1
INPUT
外部信号1
Interface2_sig_1
1
OUTPUT
外部信号2
内部接口
inner_sig_1
1
INPUT
内部信号1
inner_sig_2
1
OUTPUT
内部信号2
{注意信号名称定义要符合《FPGA编码规范》,按照不同的组别进行信号分类}。
4.1.3实现说明
{一级模块一的实现说明,要有结构框图、主要功能说明、工作时序等}。
4.1.4表项/寄存器设置
{一级模块一的表项/寄存器说明等}。
4.1.5
reg、BRAM、乘法器、时钟资源等}。
重要资源使用情况说明
{一级模块一的资源使用情况估计,包括但不限于
4.2—级模块二
4.2.1功能描述
{简要介绍一下该模块的功能}。
4.2.2接口说明
表4-2—级模块二信号定义
信号名称
位宽
类型
说明
外部接口
clk_3
1
INPUT
外部输入时钟3
clk_4
1
INPUT
外部输入时钟4
rst_2
1
INPUT
外部复位信号2
interface1_sig_2
1
INPUT
外部信号
Interface2_sig_2
1
OUTPUT
外部信号
内部接口
inner_sig_3
1
INPUT
内部信号3
inner_sig_4
1
OUTPUT
内部信号4
{注意信号名称定义要符合《FPGA编码规范》,按照不同的组别进行信号分类}。
4.2.3实现说明
{一级模块二的实现说明,要有结构框图、主要功能说明、工作时序等}。
4.2.4表项/寄存器设置
{一级模块二的表项/寄存器说明等}。
4.2.5重要资源使用情况说明
{一级模块二的资源使用情况估计,包括但不限于reg、BRAM、乘法器、时钟资源等}。
5参考资料
{XXX芯片设计过程中涉及到的参考资料,需要有名称/作者/版本等}。
6附录一:
XXXX
{XXX芯片设计需要特殊说明的环节or寄存器附表等}。
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- xxx 芯片 概要 设计 模板