数电各章复习题及答案.docx
- 文档编号:9158120
- 上传时间:2023-05-17
- 格式:DOCX
- 页数:32
- 大小:108.07KB
数电各章复习题及答案.docx
《数电各章复习题及答案.docx》由会员分享,可在线阅读,更多相关《数电各章复习题及答案.docx(32页珍藏版)》请在冰点文库上搜索。
数电各章复习题及答案
第1章逻辑代数基础
一、选择题(多选题)
1•以下代码中为无权码的为
A.8421BCD码B.5421BCD码C.余三码D.格雷码
2•—位十六进制数可以用位二进制数来表示。
A.1B.2C.4D.16
3.十进制数25用8421BCD码表示为。
A.10101B.00100101C.100101D.10101
4.与十进制数(53.5)10等值的数或代码为。
A.(01010011.0101)8421BCDB.(35.8)16C.(110101.1)2D.(65.4)8
5.与八进制数(47.3)8等值的数为:
A.(100111.011)2B.(27.6)16C.(27.3)16D.(100111.11)2
6.常用的BCD码有。
A.奇偶校验码B.格雷码C.8421码D.余三码
7.
与模拟电路相比,数字电路主要的优点有
8.逻辑变量的取值1和0可以表示:
电流的有、无
A.开关的闭合、断开B.电位的高、低C.真与假D.
9•求一个逻辑函数F的对偶式,可将F中的,
换成“+”,“+”换成
B.原变量换成反变量,反变量换成原变量
C.变量不变
D.常数中“0”换成“1”,“1”换成“0”
E.常数不变
10.A+BC=。
A.A+BB.A+CC.(A+B)(A+C)D.B+C
11.在何种输入情况下,“与非”运算的结果是逻辑0。
A.全部输入是0B.任一输入是0C.仅一输入是0D.全部输入是1
12.在何种输入情况下,“或非”运算的结果是逻辑0。
A.全部输入是0B.全部输入是1C.任一输入为0,其他输入为1D.任一输入为1
13.以下表达式中符合逻辑运算法则的是
A.C•C=C2B.1+1=10
14.当逻辑函数有n个变量时,共有
A.nB.2nC.
15.逻辑函数的表示方法中具有唯一性的是
A.真值表B.表达式C.
16.F=AB+BD+CDEAD。
A.ABDB.(AB)DC.
C.0<1
D.A+1=1
个变量取值组合?
n2D.
o
2n
逻辑图D.
卡诺图
(AD)(BD)D.(AD)(BD)
A.B
B.
C.A二BD.
二、判断题(正确打",错误的打X)
I.8421码1001比0001大。
()
2•数字电路中用“1”和“0”分别表示两种状态,二者无大小之分。
()
3.格雷码具有任何相邻码只有一位码元不同的特性。
()
4.八进制数(18)8比十进制数(18)10小。
()
5.当传送十进制数5时,在8421奇校验码的校验位上值应为1。
()
6•在时间和幅度上都断续变化的信号是数字信号,语音信号不是数字信号。
7.十进制数(9)10比十六进制数(9)16小。
(
8.当8421奇校验码在传送十进制数(8)10时,在校验位上出现了
现了错误。
()
9•若两个函数具有不同的真值表,则两个逻辑函数必然不相等。
(
10.若两个函数具有不同的逻辑函数式,则两个逻辑函数必然不相等。
II.逻辑函数Y=AB+AB+Bc+bc已是最简与或表达式。
12.因为逻辑表达式AB+AB+AB=A+B+AB成立,所以
13.对逻辑函数Y=AB+AB+Bc+bC利用代入规则,令A=BC代入,得
Y=BCB+BcB+BC+BC=BC+bC成立。
()
三、填空题
1.数字信号的特点是在
来表示。
2.分析数字电路的主要工具是,数字电路又称作
3.在数字电路中,常用的计数制除十进制外,还有
4.常用的BCD码有、—
等。
5.(10110010.1011)2=()
6.(35.
7.(39.
8.(5E.
9.(01111000)
10.逻辑代数又称为
常用的几种导出的逻辑运算为
11.逻辑代数中与普通代数相似的定律有_
12.逻辑代数的三个重要规则是
13.逻辑函数F=A+B+CD的反函数F=
14.逻辑函数F=A(B+C•1的对偶函数是_
15.添加项公式AB+AC+BC=AB^AC的对偶式为
16.逻辑函数的常用表示方法有、_
17.逻辑函数F=ABCD+A+B+C+D
4)8=(_
75)10=(
C)16=(
上和
时,
()
AB+AB=A+B成立。
表明在传送过程中出
上都是断续变化的,其高电平和低电平常用
等。
常用的可靠性代码有
8=()16
)2=()10=()
_)2=()8=()
16=(
16
8421BCD
)2=()8=()10=()8421BCD
8421BCD=()2=()8=()10=()
代数。
最基本的逻辑关系有、
、o
。
摩根定律又称为
16
三种。
19.已知函数的对偶式为AB+CDBC,则它的原函数为
四、思考题
1.
2.
3.
4.
5.
6.
7.
8.
在数字系统中为什么要采用二进制?
格雷码的特点是什么?
为什么说它是可靠性代码?
奇偶校验码的特点是什么?
为什么说它是可靠性代码?
逻辑代数与普通代数有何异同?
为什么说逻辑等式都可以用真值表证明?
对偶规则有什么用处?
逻辑函数的三种表示方法如何相互转换?
见如右Y的卡诺图,写出最简与或表达式。
00
D
AB
第2章门电路
、选择题(多选题)
1.
三态门输出高阻状态时,
是正确的说法。
A.用电压表测量指针不动B.相当于悬空C.电压不高不低
2.
以下电路中可以实现“线与”功能的有
A.与非门B.三态输出门C.集电极开路门
3.
以下电路中常用于总线应用的有
A.TSL门B.OC门
C.漏极开路门
4.逻辑表达式Y=AB可以用
A.正或门B.正非门
C.正与门
5.TTL电路在正逻辑系统中,以下各种输入中
A.悬空
0
1
0
1
1
X
1
X
0
1
0
1
0
1
0
1
10
01
11
00011110
D.
D.测量电阻指针不动
D.漏极开路门
D.CMOS与非门
相当于输入逻辑“1”。
B.通过电阻2.7kQ接电源
C.通过电阻2.7kQ接地D.通过电阻510Q接地
6.对于TTL与非门闲置输入端的处理,可以
A.接电源
B.通过电阻3kQ接电源
C.接地D.与有用输入端并联
7.三极管作为开关使用时,要提高开关速度,可
A.降低饱和深度
B.增加饱和深度
C.采用有源泄放回路
D.采用抗饱和三极管
8.CMOS数字集成电路与
TTL数字集成电路相比突出的优点是
A.微功耗B.高速度
C.高抗干扰能力D.电源范围宽
二、判断题(正确打",错误的打X)
1.
TTL与非门的多余输入端可以接固定高电平。
2.
当TTL与非门的输入端悬空时相当于输入为逻辑
3.
普通的逻辑门电路的输出端不可以并联在一起,否则可能会损坏器件。
4.
两输入端四与非门器件74LS00与7400的逻辑功能完全相同。
5.
CMO或非门与TTL或非门的逻辑功能完全相同。
()
6.
三态门的三种状态分别为:
高电平、低电平、不高不低的电压。
7.
TTL集电极开路门输出为1时由外接电源和电阻提供输出电流。
8.
般TTL门电路的输出端可以直接相连,实现线与。
9.
CMOSOD1(漏极开路门)的输出端可以直接相连,实现线与。
10.TTLOC门(集电极开路门)的输出端可以直接相连,实现线与。
11.
三、填空题
台匕冃匕。
3.TTL与非门电压传输特性曲线分为
第3章组合逻辑电路
四、选择题(多选题)
1
.下列表达式中不存在竞争冒险的有
D.Y=(A+B)AD
A.Y=B+ABB.Y=AB+BCC.Y=ABC+AB
4.下列各函数等式中无冒险现象的函数式有
A.F二BCACAB
B.F=ACBCAB
C.F二ACBCABAB
D.F=BCACABBC
ABAC
E.F=BCACABAB
5.函数FMACABBC,
当变量的取值为
时,将出现冒险
现象。
A.B=C=1
B.B=C=0
C.A=1,C=0
D.A=0,B=0
之间的逻辑
6.四选一数据选择器的数据输出Y与数据输入Xi和地址码Ai
表达式为Y=
7.一个8选一数据选择器的数据输入端有
A.1
B.
2
C.3D.4
E.
8
8.在下列逻辑电路中
不是组合逻辑电路的有
。
A.译码器
B.
编码器
C.全加器
D.寄存器
9.八路数据分配器
其地址输入端有个。
A.1
B.
2
C.3D.4
E.
8
10•组合逻辑电路消除竞争冒险的方法有。
A.修改逻辑设计B.在输出端接入滤波电容
C.后级加缓冲电路D.屏蔽输入信号的尖峰干扰
12.101键盘的编码器输出位二进制代码。
A.2B.6C.7D.8
12.用三线-八线译码器74LS138实现原码输出的8路数据分配器,应
A.STa=1,STb=D,STc=0B.STa=1,STb=D,STc=D
C.STa=1,STB=0,STc=DD.STa=D,STb=0,STc=0
13.以下电路中,加以适当辅助门电路,适于实现单输出组合逻辑电
路。
A.二进制译码器B.数据选择器C.数值比较器D.七段显示译码器
14.用四选一数据选择器实现函数Y=A^aqA1A0,应使。
A.D0=D2=0,D1=Ds=1B.Do=D2=1,D1=D3=0
C.Do=D1=0,D2=Ds=1D.Do=D1=1,D2=Ds=0
15.用三线-八线译码器74LS138和辅助门电路实现逻辑函数Y=A2A;A;,
应。
a.用与非门,丫=Y0YYY5YY7B.用与门,丫=Y2Y3
c.用或门,丫=丫2丫3d.用或门,丫=丫0丫1丫4丫5丫6箱
五、判断题(正确打",错误的打X)
1.优先编码器的编码信号是相互排斥的,不允许多个编码信号同时有效。
()
2.编码与译码是互逆的过程。
()
3.二进制译码器相当于是一个最小项发生器,便于实现组合逻辑电路。
()
4.液晶显示器的优点是功耗极小、工作电压低。
()
5.液晶显示器可以在完全黑暗的工作环境中使用。
()
6.半导体数码显示器的工作电流大,约10mA左右,因此,需要考虑电流驱动能力问题。
()
7.共阴接法发光二极管数码显示器需选用有效输出为高电平的七段显示译码器来驱动。
()
8.数据选择器和数据分配器的功能正好相反,互为逆过程。
()
9.用数据选择器可实现时序逻辑电路。
()
10.组合逻辑电路中产生竞争冒险的主要原因是输入信号受到尖峰干扰。
()
六、填空题
1•半导体数码显示器的内部接法有两种形式:
共接法和共接
法。
2•对于共阳接法的发光二极管数码显示器,应采用电平驱动的七
段显示译码器。
七、选择题(多选题)
2•在下列触发器中,有约束条件的是。
A.主从JKF/FB.主从DF/FC.同步RSF/FD.边沿DF/F
3•一个触发器可记录一位二进制代码,它有个稳态。
A.0B.1C.2D.3E.4
4•存储8位二进制信息要个触发器。
8•对于JK触发器,若J=K,则可完成触发器的逻辑功能。
A.RSB.DC.TD.T/
9•欲使JK触发器按Qn+1=Qn工作,可使JK触发器的输入端
10
A.J=K=1B.J=Q,K=QC.J=Q,K=Q
D.J=Q,K=1
E.J=1,K=Q
•欲使JK触发器按Qn+1=Qn工作,可使JK触发器的输入端
11•欲使JK触发器按Qn+1=0工作,可使JK触发器的输入端
12.欲使JK触发器按Qn+1=1工作,可使JK触发器的输入端。
A.J=K=1B.J=1,K=0C.J=K=QD.J=K=0
E.J=Q,K=0
13.欲使D触发器按Qn+1=Qn工作,应使输入D=。
A.0B.1C.QD.Q
14.下列触发器中,克服了空翻现象的有。
A.边沿D触发器B.主从RS触发器C.同步RS触发器D.主从JK触发器
15.下列触发器中,没有约束条件的是。
A.基本RS触发器B.主从RS触发器C.同步RS触发器D.边沿D触发器
16.描述触发器的逻辑功能的方法有。
A.状态转换真值表B.特性方程C.状态转换图D.状态转换卡诺图
17.为实现将JK触发器转换为D触发器,应使。
A.J=D,K=DB.K=D,J=DC.J=K=DD.J=K=D
18.边沿式D触发器是一种稳态电路。
A.无B.单C.双D.多
八、判断题(正确打",错误的打X)
1.D触发器的特性方程为Qn+1=D,与Qn无关,所以它没有记忆功能。
()
2.RS触发器的约束条件RS=0表示不允许出现R=S=1的输入。
()
3.同步触发器存在空翻现象,而边沿触发器和主从触发器克服了空翻。
()
4.主从JK触发器、边沿JK触发器和同步JK触发器的逻辑功能完全相同。
()
5.若要实现一个可暂停的一位二进制计数器,控制信号A=0计数,A=1保
持,可选用T触发器,且令T=A。
()
6.由两个TTL或非门构成的基本RS触发器,当R=S=0时,触发器的状态为不定。
7.对边沿JK触发器,在CP为高电平期间,当J=K=1时,状态会翻转一次。
()
九、填空题
1•触发器有个稳态,存储8位二进制信息要个触发器。
2.一个基本RS触发器在正常工作时,它的约束条件是R+S=1,则它不允
许输入S=且R=的信号。
3.触发器有两个互补的输出端Q、Q,定义触发器的1状态为,
0状态为,可见触发器的状态指的是端的状态。
4.一个基本RS触发器在正常工作时,不允许输入R=S=1的信号,因此它
的约束条件是。
5.在一个CP脉冲作用下,引起触发器两次或多次翻转的现象称为触发器
的,触发方式为式或式的触发器不会出现这种现
象。
第5章时序逻辑电路
十、选择题(多选题)
1•同步计数器和异步计数器比较,同步计数器的显著优点是。
A.工作速度高B.触发器利用率高C.电路简单D.不受时钟CP控制。
2•把一个五进制计数器与一个四进制计数器串联可得到进制计数器。
A.4B.5C.9D.20
3.下列逻辑电路中为时序逻辑电路的是。
A.变量译码器B.加法器C.数码寄存器D.数据选择器
4.N个触发器可以构成最大计数长度(进制数)为的计数器。
A.NB.2NC.N2D.2n
5.N个触发器可以构成能寄存位二进制数码的寄存器。
A.N-1B.NC.N+1D.2N
6.五个D触发器构成环形计数器,其计数长度为。
A.5B.10C.25D.32
7.同步时序电路和异步时序电路比较,其差异在于后者。
A.没有触发器B.没有统一的时钟脉冲控制
C.没有稳定状态D.输出只与内部状态有关
8.一位8421BCD码计数器至少需要个触发器。
A.3B.4C.5D.10
9.欲设计0,1,2,3,4,5,6,7这几个数的计数器,如果设计合理,采
用同步二进制计数器,最少应使用级触发器。
10.8位移位寄存器,串行输入时经个脉冲后,8位数码全部移入寄存
器中。
A.1B.2C.4D.8
11.用二进制异步计数器从0做加法,计到十进制数178,则最少需要个
触发器。
A.2B.6C.7D.8E.10
12.某电视机水平-垂直扫描发生器需要一个分频器将31500Hz的脉冲转换
为60Hz的脉冲,欲构成此分频器至少需要个触发器。
A.10B.60C.525D.31500
13.某移位寄存器的时钟脉冲频率为100KHz,欲将存放在该寄存器中的数左
移8位,完成该操作需要时间。
A.10卩SB.80卩SC.1003SD.800ms
14.若用JK触发器来实现特性方程为Qn^AQnAB,贝UJK端的方程为。
A.J=AB,K=F"BB.J=AB,K=ABC.J=AB,K=ABD.J=AB,K=AB
15.要产生10个顺序脉冲,若用四位双向移位寄存器CT74LS194来实现,需要片。
A.3B.4C.5D.10
16.若要设计一个脉冲序列为1101001110的序列脉冲发生器,应选用个
触发器。
A.2B.3C.4D.10
十^一、判断题(正确打",错误的打x)
1•同步时序电路由组合电路和存储器两部分组成。
()
2•组合电路不含有记忆功能的器件。
()
3•时序电路不含有记忆功能的器件。
()
4.同步时序电路具有统一的时钟CP控制。
()
5•异步时序电路的各级触发器类型不同。
()
6.环形计数器在每个时钟脉冲CP作用时,仅有一位触发器发生状态更新。
()
7•环形计数器如果不作自启动修改,则总有孤立状态存在。
()
8•计数器的模是指构成计数器的触发器的个数。
()
9•计数器的模是指对输入的计数脉冲的个数。
()
10.D触发器的特征方程Qn+1=D,而与Qn无关,所以,D触发器不是时序电路。
()
11.在同步时序电路的设计中,若最简状态表中的状态数为2N,而又是用N
级触发器来实现其电路,则不需检查电路的自启动性。
()
12•把一个5进制计数器与一个10进制计数器串联可得到15进制计数器。
()
13•同步二进制计数器的电路比异步二进制计数器复杂,所以实际应用中较
少使用同步二进制计数器。
()
14•利用反馈归零法获得N进制计数器时,若为异步置零方式,则状态SN
只是短暂的过渡状态,不能稳定而是立刻变为0状态。
()
十二、填空题
1•寄存器按照功能不同可分为两类:
寄存器和寄存器。
2•数字电路按照是否有记忆功能通常可分为两类:
、。
3•由四位移位寄存器构成的顺序脉冲发生器可产生个顺序脉冲。
4•时序逻辑电路按照其触发器是否有统一的时钟控制分为时序电路和
时序电路。
第6章存储器与可编程逻辑器件
十三、选择题(多选题)
1.PROM和PAL的结构是。
A.PROM的与阵列固定,不可编程B.PROM与阵列、或阵列均不可编程
C.PAL与阵列、或阵列均可编程D.PAL的与阵列可编程
2•当用专用输出结构的PAL设计时序逻辑电路时,必须还要具备有。
A.触发器B.晶体管C.MOS管D.电容
3•当用异步I/O输出结构的PAL设计逻辑电路时,它们相当于。
A.组合逻辑电路B.时序逻辑电路C.存储器D.数模转换器
4•PLD器件的基本结构组成有。
A.与阵列B.或阵列C.输入缓冲电路D.输出电路
5•PLD器件的主要优点有。
A.便于仿真测试B.集成密度高C.可硬件加密D.可改写
6•GAL的输出电路是。
A.OLMCB.固定的C.只可一次编程D.可重复编程
7•PLD开发系统需要有。
A.计算机B.编程器C.开发软件D.操作系统
8•只可进行一次编程的可编程器件有。
A.PALB.GALC.PROMD.PLD
9•可重复进行编程的可编程器件有。
A.PAL
B.GAL
C.PROM
D.ISP-PLD
10.ISP-PLD器件开发系统的组成有。
A.计算机B.编程器C.开发软件D.编程电缆
11.全场可编程(与、或阵列皆可编程)的可编程逻辑器件有。
A.PALB.GALC.PROMD.PLA
12.随机存取存储器具有功能。
A.读/写B.无读/写C.只读D.只写
13.只读存储器ROM中的内容,当电源断掉后又接通,存储器中的内容。
A.全部改变B.全部为0C.不可预料D.保持不变十四、判断题(正确打",错误的打X)
1.PROM不仅可以读,也可以写(编程),则它的功能与RAM相同。
()
2.FAL的每个与项都一定是最小项。
()
3.PAL和GAL都是与阵列可编程、或阵列固定。
()
4.PAL可重复编程。
()
5.PAL的输出电路是固定的,不可编程,所以它的型号很多。
()
6.GAL的型号虽然很少,但却能取代大多数PAL芯片。
()
7.ABEL语言是一种通用的硬件描述语言(HDI),用于PLD的开发。
()
8.GAL不需专用编程器就可以对它进行反复编程。
()
9.在系统可编程逻辑器件ISP-PLD不需编程器就可以高速而反复地编程,则它与RAM随机存取
存储器的功能相同。
()
10.PLA是全场可编程(与、或阵列皆可编程)的可编程逻辑器件,功能
强大,便于使用,因此被普遍使用。
()
第7章数模和模数转换
十五、选择题(多选题)
1.一个无符号8位数字量输入的DAC其分辨率为位。
A.1B.3C.4D.8
2.一个无符号10位数字输入的DAC,其输出电平的级数为。
10
A.4B.10C.1024D.2
3.一个无符号4位权电阻DAC,最低位处的电阻为40KQ,则最高位处电阻
为。
A.4KQB.5KQC.10KQD.20KQ
4.4位倒T型电阻网络DAC的电阻网络的电阻取值有种。
A.1
B.2
C.4
D.8
5.为使采样输出信号不失真地代表输入模拟信号,采样频率f
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 各章 复习题 答案