Quartus Ⅱ81入门教程一个Verilog程序地编译和功能仿真Word格式.docx
- 文档编号:8180191
- 上传时间:2023-05-10
- 格式:DOCX
- 页数:16
- 大小:735.57KB
Quartus Ⅱ81入门教程一个Verilog程序地编译和功能仿真Word格式.docx
《Quartus Ⅱ81入门教程一个Verilog程序地编译和功能仿真Word格式.docx》由会员分享,可在线阅读,更多相关《Quartus Ⅱ81入门教程一个Verilog程序地编译和功能仿真Word格式.docx(16页珍藏版)》请在冰点文库上搜索。
打开软件
●快捷工具栏:
提供设置〔setting〕,编译〔pile〕等快捷方式,方便用户使用,用户也可以在菜单栏的下拉菜单找到相应的选项。
●菜单栏:
软件所有功能的控制选项都可以在其下拉菜单中找到。
●信息栏:
编译或者综合整个过程的详细信息显示窗口,包括编译通过信息和报错信息。
注意以下命名要一致。
第二步:
新建工程〔file>
newProjectWizard〕
1工程名称:
如果有已经存在的文件就在该过程中添加,软件将直接将用户所添加的文件添加到工程中。
2添加已有文件〔没有已有文件的直接跳过next〕
3选择芯片型号〔我们选择MAX3000A系列下的EPM3256AQC208-10芯片〕
(注:
如果不下载到开发板上进展测试,这一步可以不用设置)
4选择仿真,综合工具〔第一次实验全部利用quartus做,三项都选None,然后next〕
5工程建立完成〔点finish〕
第三步:
添加文件〔file>
new>
VHDLfile〕,新建完成之后要先保存。
第四步:
编写程序
以实现一个与门和或门为例,Verilog描述源文件如下:
moduletest(a,b,out1,out2);
inputa,b;
Outputout1,out2;
assignout1=a&
b;
assignout2=a|b;
endmodule
然后保存源文件;
第五步:
检查语法〔点击工具栏的这个按钮〔startAnalysis&
synthesis〕〕
点击确定完成语法检查
第六步:
〔锁定引脚,点击工具栏的〔pinplanner〕〕
(注:
如果不下载到开发板上进展测试,引脚可以不用分配)
双击location为您的输入输出配置引脚。
第七步:
整体编译〔工具栏的按钮〔startplilation〕〕
第八步:
功能仿真〔直接利用quratus进展功能仿真〕
1将仿真类型设置为功能仿真〔Assignments>
setting>
SimulatorSettings>
下拉>
Function〕
2建立一个波形文件:
〔new>
VectorWaveformFile〕
然后导入引脚〔双击Name下面空白区域>
NodeFinder>
list>
点击〕:
接下来设置激励信号〔单击>
选择>
Timing>
Multipliedby1〕
设置b信号源的时候类同设置a信号源,最后一步改为Multipliedby2
然后要先生成仿真需要的网表〔工具栏processing>
GenerateFunctionalSimulationNetlist〕
接下来开始仿真〔仿真前要将波形文件保存,点击工具栏开始仿真〕:
观察波形,刚好符合我们的逻辑。
功能仿真通过。
第九步:
下载〔点击〔Programmer〕,再点击HardwareSetup配置下载电缆,单击弹出窗口的“AddHardware〞按钮,选择并口下载ByteBlasterMVorByteBlasterMVⅡ,单击“Close〞按钮完成设置。
CPLD器件生成的下载文件后缀名为.pof,点击如下图所示方框,选中下载文件,然后直接点击start按钮开始下载〕
完!
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- Quartus 81入门教程一个Verilog程序地编译和功能仿真 81 入门教程 一个 Verilog 程序 编译 功能 仿真