计算机组成原理考试试题Word文档下载推荐.docx
- 文档编号:7734025
- 上传时间:2023-05-09
- 格式:DOCX
- 页数:32
- 大小:162.72KB
计算机组成原理考试试题Word文档下载推荐.docx
《计算机组成原理考试试题Word文档下载推荐.docx》由会员分享,可在线阅读,更多相关《计算机组成原理考试试题Word文档下载推荐.docx(32页珍藏版)》请在冰点文库上搜索。
20.微程序控制:
微程序控制的基本思想,就是仿照通常的解题程序的方法,把操作控制信号编成所谓的微指令,存放到一个只读存储器里.当机器运行时,一条又一条地读出这些微指令,从而产生全机所需要的各种操作控制信号,使相应部件执行所规定的操作
21.RISC:
精简指令系统计算机(ReducedInstructionSetComputer)
22.存储器带宽:
单位时间内存储器存取的信息量,单位可用字/秒。
23.中断隐指令及功能:
所谓中断隐指令,即在机器指令系统中没有的指令,它是CPU在中断周期内由硬件自动完成的一条指令。
功能:
(1)保护程序断点
(2)寻找中断服务程序的入口地址。
(3)关中断。
24.机器字长:
是指计算机CPU能直接处理的二进制数据的位数,通常与CPU的寄存器位数有关,它决定了计算机的运算精度
25.时钟周期:
CPU的晶振的工作频率的倒数
26.系统总线:
指CPU、主存、I/O设备(通过I/O接口)各大部件之间的信息传输线
27.机器指令:
CPU能直接识别并执行的指令,它的表现形式是二进制编码。
机器指令通常由操作码和操作数两部分组成,操作码指出该指令所要完成的操作,即指令的功能,操作数指出参与运算的对象,以及运算结果所存放的位置等。
28.超流水线:
将一些流水线寄存器插入到流水线段中,好比将流水线再分段。
29.超标量:
指在每个时钟周期内可同时并发多条独立指令,即以并行操作方式将两条或两条以上指令编译并执行。
填空题
1.在DMA方式中,CPU和DMA控制器通常采用三种方法来分时使用主存,它们是停止CPU访问主存、周期挪用和DMA和CPU交替访问。
2.一个总线传输周期包括申请分配阶段、寻址阶段、传数阶段和结束阶段四个阶段。
3.CPU采用同步控制方式时,控制器使用机器周期和时钟周期组成的多极时序系统。
4.在组合逻辑控制器中,微操作控制信号由指令操作码、时序和状态条件决定。
5.CPU从主存取出一条指令并执行该指令的时间叫指令周期,它通常包含若干个机器周期,而后者又包含若干个时钟周期。
机器周期和时钟周期组成多级时序系统。
6.I/O与主机交换信息的控制方式中,程序查询方式CPU和设备是串行工作的。
程序中断和DMA方式CPU和设备是并行工作的,前者传送与主程序是并行的,后者传送和主机是串行的。
7.I/O与主机交换信息的方式中,程序查询方式和程序中断都需通过程序实现数据传送,其中程序查询方式体现CPU与设备是串行工作的。
8.对于一条隐含寻址的算术运算指令,其指令字中不明确给出操作数地址,其中一个操作数通常隐含在操作码或某个寄存器中。
9.在总线的异步通信方式中,通信的双方可以通过不互锁方式、半互锁方式和全互锁方式三种类型联络。
10.在微程序控制器中,一条机器指令对应一个微程序,若某机有38条机器指令,通常可对应38个微程序。
11.完成一条指令一般分为取址周期和执行周期,前者完成
取址和分析操作,后者完成执行指令操作。
12.在写操作时,对Cache与主存单元同时修改的方法称作写直达法,若每次只暂时写入Cache,直到替换时才写入主存的方法称作回法。
13.在小数定点机中,采用1位符号位,若寄存器内容为10000001,当它分别表示为原码、补码和反码时,其对应的真值分别为—1、—127和
—126(均用十进制表示)。
14.指令寻址的基本方式有两种,一种是顺序寻址方式,其指令地址由
程序计数器给出,另一种是跳跃寻址方式,其指令地址由本条指令给出。
15.在一个有四个过程段的浮点加法器流水线中,假设四个过程段的时间分别是T1=60ns﹑T2=50ns﹑T3=90ns﹑T4=80ns。
则加法器流水线的时钟周期至少为90ns。
如果采用同样的逻辑电路,但不是流水线方式,则浮点加法所需的时间为280ns。
16.按序写出多重中断的中断服务程序包括保护现场、中断服务、恢复现场、和中断返回几部分。
17.-变址寻址和基址寻址的区别是:
在基址寻址中,基址寄存器提供基地址,指令提供形式地址;
而在变址寻址中,变址寄存器提供,指令提供。
18.影响流水线性能的因素主要反映在和两个方面。
19.利用指令进行输入输出操作的I/O编址方式为统一编址。
20.缓存—主存和主存—辅存组成存储系统的层次结构。
选择题
1.一条指令中包含的信息有C。
A.操作码、控制码;
B.操作码、向量地址;
C.操作码、地址码。
2.在各种异步通信方式中,_C_速度最快。
A.全互锁;
B.半互锁;
C.不互锁。
3.一个512KB的存储器,其地址线和数据线的总和是______。
A.17;
B.19;
C.27。
4.在下列因素中,与Cache的命中率无关的是 。
A.Cache块的大小;
B.Cache的容量;
C.主存的存取时间。
5.在计数器定时查询方式下,若计数从0开始,则______。
A.设备号小的优先级高;
B.每个设备使用总线的机会相等;
C.设备号大的优先级高。
6.Cache的地址映象中,若主存中的任一块均可映射到Cache内的任一块的位置上,称作 。
A.直接映象;
B.全相联映象;
C.组相联映象。
7.中断服务程序的最后一条指令是_C_。
A.转移指令;
B.出栈指令;
C.中断返回指令。
8.微指令操作控制字段的每一位代表一个控制信号,这种微程序的控制(编码)方式是______。
A.字段直接编码;
B.直接编码;
C.混合编码。
9.在取指令操作之后,程序计数器中存放的是______。
A.当前指令的地址;
B.程序中指令的数量;
C.下一条指令的地址。
10.以下叙述中______是正确的。
A.RISC机一定采用流水技术;
B.采用流水技术的机器一定是RISC机;
C.CISC机一定不采用流水技术。
11.在一地址格式的指令中,下列是正确的。
A.仅有一个操作数,其地址由指令的地址码提供;
B.可能有一个操作数,也可能有两个操作数;
C.一定有两个操作数,另一个是隐含的。
12.在浮点机中,判断原码规格化形式的原则是______。
A.尾数的符号位与第一数位不同;
B.尾数的第一数位为1,数符任意;
C.尾数的符号位与第一数位相同;
D.阶符与数符不同。
13.I/O采用不统一编址时,进行输入输出操作的指令是______。
A.控制指令;
B.访存指令;
C.输入输出指令。
14.寻址便于处理数组问题。
A.间接寻址;
B.变址寻址;
C.相对寻址。
15.超标量技术是______。
A.缩短原来流水线的处理器周期;
B.在每个时钟周期内同时并发多条指令;
C.把多条能并行操作的指令组合成一条具有多个操作码字段的指令。
16.以下叙述中______是错误的。
A.取指令操作是控制器固有的功能,不需要在操作码控制下完成;
B.所有指令的取指令操作都是相同的;
C.在指令长度相同的情况下,所有指令的取指操作都是相同的。
17.I/O与主机交换信息的方式中,中断方式的特点是______。
A.CPU与设备串行工作,传送与主程序串行工作;
B.CPU与设备并行工作,传送与主程序串行工作;
C.CPU与设备并行工作,传送与主程序并行工作。
18.用户与计算机通信的界面是______。
A.CPU;
B.外围设备;
C.应用程序;
D.系统程序。
19.零地址运算指令在指令格式中不给出操作数地址,它的操作数来自______。
A.立即数和栈顶;
B.暂存器;
C.栈顶和次栈顶;
D.程序计数器自动加+1。
20.主机与设备传送数据时,采用______,主机与设备是串行工作的。
A.程序查询方式;
B.中断方式;
C.DMA方式;
D.通道。
21.计算机中有关ALU的描述,______是正确的。
A.只做算术运算,不做逻辑运算;
B.只做加法;
C.能存放运算结果;
D.以上答案都不对。
22.所谓三总线结构的计算机是指_B__。
A.地址线、数据线和控制线三组传输线。
B.I/O总线、主存总统和DMA总线三组传输线;
C.I/O总线、主存总线和系统总线三组传输线;
D.以上都不对。
23.集中式总线控制中,______方式对电路故障最敏感。
A.链式查询;
B.计数器定时查询;
C.独立请求;
D.总线式。
24.以下叙述______是正确的。
A.外部设备一旦发出中断请求,便立即得到CPU的响应;
B.外部设备一旦发出中断请求,CPU应立即响应;
C.中断方式一般用于处理随机出现的服务请求;
D.程序查询用于键盘中断。
25.下列______种说法有误差。
A.任何二进制整数都可用十进制表示;
B.任何二进制小数都可用十进制表示;
C.任何十进制整数都可用二进制表示;
D.任何十进制小数都可用二进制表示。
26.指令寄存器的位数取决于______。
A.存储器的容量;
B.指令字长;
C.机器字长;
D.存储字长。
27.在控制器的控制方式中,机器周期内的时钟周期个数可以不相同,这属于______。
A.同步控制;
B.异步控制;
C.联合控制;
D.人工控制。
28.CPU中的译码器主要用于______。
A.地址译码;
B.指令译码;
C.选择多路数据至ALU;
D.数据译码。
29.直接寻址的无条件转移指令功能是将指令中的地址码送入______。
A.PC;
B.地址寄存器;
C.累加器;
D.ALU。
30.直接、间接、立即三种寻址方式指令的执行速度,由快至慢的排序是______。
A.直接、立即、间接;
B.直接、间接、立即;
C.立即、直接、间接;
D.立即、间接、直接。
31.存放欲执行指令的寄存器是______。
A.MAR;
B.PC;
C.MDR;
D.IR。
32.在独立请求方式下,若有N个设备,则______。
A.有一个总线请求信号和一个总线响应信号;
B.有N个总线请求信号和N个总线响应信号;
C.有一个总线请求信号和N个总线响应信号;
D.有N个总线请求信号和一个总线响应信号。
33.下述说法中______是正确的。
A.半导体RAM信息可读可写,且断电后仍能保持记忆;
B.半导体RAM是易失性RAM,而静态RAM中的存储信息是不易失的;
C.半导体RAM是易失性RAM,而静态RAM只有在电源不掉时,所存信息是不易失的。
34.DMA访问主存时,向CPU发出请求,获得总线使用权时再进行访存,这种情况称作______。
A.停止CPU访问主存;
B.周期挪用;
C.DMA与CPU交替访问;
D.DMA。
35.计算机中表示地址时,采用___B___。
A.原码;
B.补码;
C.反码;
D.无符号数。
36.采用变址寻址可扩大寻址范围,且______。
A.变址寄存器内容由用户确定,在程序执行过程中不可变;
B.变址寄存器内容由操作系统确定,在程序执行过程中可变;
C.变址寄存器内容由用户确定,在程序执行过程中可变;
D.变址寄存器内容由操作系统确定,在程序执行过程不中可变;
37.由编译程序将多条指令组合成一条指令,这种技术称做_______。
A.超标量技术;
B.超流水线技术;
C.超长指令字技术;
D.超字长。
38.微程序放在______中。
A.存储器控制器;
B.控制存储器;
C.主存储器;
D.Cache。
39.在CPU的寄存器中,______对用户是完全透明的。
A.程序计数器;
B.指令寄存器;
C.状态寄存器;
D.通用寄存器。
40.运算器由许多部件组成,其核心部分是______。
A.数据总线;
B.算术逻辑运算单元;
C.累加寄存器;
D.多路开关。
41.DMA接口______。
A.可以用于主存与主存之间的数据交换;
B.内有中断机制;
C.内有中断机制,可以处理异常情况;
D.内无中断机制
42.CPU响应中断的时间是______。
A.中断源提出请求;
B.取指周期结束;
C.执行周期结束;
D.间址周期结束。
43.直接寻址的无条件转移指令功能是将指令中的地址码送入______。
B.地址寄存器;
44.一个16K×
32位的存储器,其地址线和数据线的总和是______。
A.48;
B.46;
C.36;
D.32.
45.以下叙述中错误的是______。
A.指令周期的第一个操作是取指令;
B.为了进行取指令操作,控制器需要得到相应的指令;
C.取指令操作是控制器自动进行的;
D.指令第一字节含操作码。
46.主存和CPU之间增加高速缓冲存储器的目的是______。
A.解决CPU和主存之间的速度匹配问题;
B.扩大主存容量;
C.既扩大主存容量,又提高了存取速度;
D.扩大辅存容量。
47.以下叙述______是错误的。
A.一个更高级的中断请求一定可以中断另一个中断处理程序的执行;
B.DMA和CPU必须分时使用总线;
C.DMA的数据传送不需CPU控制;
D.DMA中有中断机制。
48.______可区分存储单元中存放的是指令还是数据。
A.存储器;
B.运算器;
C.控制器;
D.用户。
49.某计算机字长是32位,它的存储容量是256KB,按字编址,它的寻址范围是______。
A.128K;
B.64K;
C.64KB;
D.128KB。
50.在整数定点机中,下述第______种说法是正确的。
A.原码和反码不能表示-1,补码可以表示-1;
B.三种机器数均可表示-1;
C.三种机器数均可表示-1,且三种机器数的表示范围相同;
D.三种机器数均不可表示-1。
51.变址寻址方式中,操作数的有效地址是______。
A.基址寄存器内容加上形式地址(位移量);
B.程序计数器内容加上形式地址;
C.变址寄存器内容加上形式地址;
52.向量中断是______。
A.外设提出中断;
B.由硬件形成中断服务程序入口地址;
C.由硬件形成向量地址,再由向量地址找到中断服务程序入口地址
53.一个节拍信号的宽度是指C。
A.指令周期;
B.机器周期;
C.时钟周期;
D.存储周期。
54.隐指令是指______。
A.操作数隐含在操作码中的指令;
B.在一个机器周期里完成全部操作的指令;
C.指令系统中已有的指令;
D.指令系统中没有的指令。
55.DMA方式______。
A.既然能用于高速外围设备的信息传送,也就能代替中断方式;
B.不能取代中断方式;
C.也能向CPU请求中断处理数据传送;
D.内无中断机制。
56.在中断周期中,由______将允许中断触发器置“0”。
A.关中断指令;
B.机器指令;
C.开中断指令;
D.中断隐指令。
57.在单总线结构的CPU中,连接在总线上的多个部件______。
A.某一时刻只有一个可以向总线发送数据,并且只有一个可以从总线接收数据;
B.某一时刻只有一个可以向总线发送数据,但可以有多个同时从总线接收数据;
C.可以有多个同时向总线发送数据,并且可以有多个同时从总线接收数据;
D.可以有多个同时向总线发送数据,但可以有一个同时从总线接收数据。
58.在间址周期中,______。
A.所有指令的间址操作都是相同的;
B.凡是存储器间接寻址的指令,它们的操作都是相同的;
C.对于存储器间接寻址或寄存器间接寻址的指令,它们的操作是不同的;
59.下述说法中______是正确的。
A.EPROM是可改写的,因而也是随机存储器的一种;
B.EPROM是可改写的,但它不能用作为随机存储器用;
C.EPROM只能改写一次,故不能作为随机存储器用;
D.EPROM是可改写的,但它能用作为随机存储器用。
60.打印机的分类方法很多,若按能否打印汉字来区分,可分为______。
A.并行式打印机和串行式打印机;
B.击打式打印机和非击打式打印机;
C.点阵式打印机和活字式打印机;
D.激光打印机和喷墨打印机。
简答题
1.某机主存容量为4M×
16位,且存储字长等于指令字长,若该机的指令系统具备97种操作。
操作码位数固定,且具有直接、间接、立即、相对、基址五种寻址方式。
(1)画出一地址指令格式并指出各字段的作用;
(2)该指令直接寻址的最大范围(十进制表示);
(3)一次间址的寻址范围(十进制表示);
(4)相对寻址的位移量(十进制表示)。
(1)一地址指令格式为
OP
M
A
OP操作码字段,共7位,可反映120种操作;
M寻址方式特征字段,共3位,可反映5种寻址方式;
A形式地址字段,共16–7–3=6位(1分)
(2)直接寻址的最大范围为26=64(1分)
(3)由于存储字长为16位,故一次间址的寻址范围为216=65536(1分)
(4)相对寻址的位移量为–32~+31
2.控制器中常采用哪些控制方式,各有何特点?
1.同步控制方式
任何一条指令或指令中任何一个微操作的执行都是事先确定的,并且都受统一基准时标的时序信号控制。
2.异步控制方式
不存在基准时标信号,没有固定的周期节拍和严格的时钟同步,执行每条指令和每个操作需要多少时间就占多少时间。
3.联合控制方式
这种方式对各种不同指令的微操作实行大部分统一、小部分区别对待的办法。
4.人工控制方式
为了调机和软件开发的需要,在机器面板或内部设置一些开关或按键。
3.指出零的表示是唯一形式的机器数,并写出其二进制代码(机器数字长自定)。
补码0.0000000移码1.0000000
4.除了采用高速芯片外,分别指出存储器、运算器、控制器和I/O系统各自可采用什么方法提高机器速度,各举一例简要说明。
存储器:
采用多体交叉存储器运算器:
采用快速进位链
控制器:
采用指令流水I/O系统:
采用DMA方式
5.总线通信控制有几种方式,简要说明各自的特点。
1.同步通信
时标通常由CPU的总线控制部件发出,送到总线上的所有部件;
也可以由每个部件各自的时序发生器发出,但必须由总线控制部件发出的时钟信号对它们进行同步。
优点:
规定明确、统一,模块间的配合简单一致。
缺点:
主从模块时间配合属于强制同步,必须在限定时间内完成规定的要求
2.异步通信
允许各模板速度的不一致性,给设计者充分的灵活性和选择余地,没有公共的时钟标准,不要求所有部件严格统一操作时间,而是采用应答方式,即当主模块发出请求信号时,一直等待从模板反馈回来“响应”信号后,才开始通信。
3.半同步通信
半同步通信既保留了同步通信的基本特点,如所有的地址、命令、数据信号的发出时间,都严格参照系统时钟的某个前沿开始,而接收方都采用系统时钟后沿时刻来进行判断识别;
同时又像异步通信那样,允许不同速度的模板和谐地工作。
4.分离式通信
(1)各模块欲占用总线使用权都必须提出申请
(2)在得到总线使用权后,主模块在限定的时间内向对方传送信息,采用同步方式传送,不再等待对方回答信号。
(3)各模块在准备数据的过程中都不占用总线,使总线可接受其他模块的请求。
(4)总线被占用时都在做有效工作,或者通过它发送命令,或者通过它传送数据,不存在空闲等待时间,允许地利用了总线的有效占用,从而实现了总线在多个主、从模块间进行信息交叉重叠并行式传送,这对大型计算机系统是极为重要的。
6.以I/O设备的中断处理过程为例,说明一次程序中断的全过程。
7.完整的总线传输周期包括哪几个阶段?
简要叙述每个阶段的工作。
(1)申请分配阶段:
由需要使用总线的主模块(或从设备)提出申请,经总线仲裁机构决定下一传输周期的总线使用权授于某一申请者。
(2)寻址阶段:
取得了使用权的主模块通过总线发出本次要访问的从模块(或从设备)的地址及有关命令,启动参与本次传输的从模块。
(3)传数阶段:
主模块和从模块进行数据交换,数据由源模块发出,经数据总线流入目的模块。
(4)结束阶段:
主模块的有关信息均从系统总线上撤除,让出总线使用权。
8.除了采用高速芯片外,从计算机的各个子系统的角度分析,指出6种以上(含6种)提高整机速度的措施。
答:
针对存储器,采用高速芯片
针对存储器,可以采用Cache-主存层次的设计和管理提高整机的速度;
针对存储器,可以采用多体并行结构提高整机的速度;
针对控制器,可以通过指令流水设计技术提高整机的速度;
针对控制器,可以通过超标量设计技术提高整机的速度;
针对运算器,可以对运算方法加以改进,如两位乘,或用快速进位链;
针对I/O系统,可以运用DMA技术不中
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 计算机 组成 原理 考试 试题