cvsd编译码系统实验报告.docx
- 文档编号:6724474
- 上传时间:2023-05-10
- 格式:DOCX
- 页数:5
- 大小:18.62KB
cvsd编译码系统实验报告.docx
《cvsd编译码系统实验报告.docx》由会员分享,可在线阅读,更多相关《cvsd编译码系统实验报告.docx(5页珍藏版)》请在冰点文库上搜索。
cvsd编译码系统实验报告
竭诚为您提供优质文档/双击可除
cvsd编译码系统实验报告
篇一:
cVsD编译码系统实验
汕头大学实验报告
学院:
系:
电子系专业:
通信工程年级:
20XX成绩:
姓名:
学号:
组:
第一组实验时间:
20XX/12/25指导教师签字:
_____________________________________________________________________实验五:
cVsD编译码系统
一,实验目的
1,了解语音信号的
使用方法。
二,实验仪器
1,Zh7001(h)通信原理基础实验箱2,20mhz双踪示波器3,低频信号发生器。
三,实验原理
cVsD编译码系统分别由cVsD发送模块和cVsD译码模块完
成。
cVsD编码器模块将模拟信号进行cVsD编码,转换为数
字信号在信道上进行传输。
cVsD译码器模块将信道上接收到的数字信号进行cVsD码字译码处理,还原出模拟信号。
cVsD编译码器使用了莫托洛拉公司生产的大规模集成电路
mc34115芯片,该芯片可用于cVsD编码,又可以用于cVsD解码,其取决于芯片第15脚的使能信号:
“1”电平为编码
方式,“0”电平为译码方式。
cVsD编译码器电路如下图:
编译码的工作原理2,掌握cVsD编译码原理3,了解cVsD专用大规模集成电路的工作原理和一般
cVsD发送模块主要由cVsD编码集成电路u801(mc34115),运放u802(TL082)、本地译码器,音节滤波器和非线性网络组成,cVsD发送模块原理框图如下图:
外部输入的话音信号经u802缓冲放大之后,送u801的1脚进行cVsD话音编码(编码时钟为32Khz),cVsD编码之后的数据经9脚输出(cVsD_enouT)。
Tp803是恢复的原始模拟信号(近似值),该信号通过2脚送入比较器与输入信号进行比较。
在Tp804可以观测到连码一致脉冲信号,音节滤波器,用于对连码一致性脉冲信号进行平滑。
非线性网络,使
在打信号输入时,量化阶自适应增加,实现斜率连续可变的自适应增量调制。
在通信原理试验箱中,cVsD——enouT编码信号可直接送到cVsD译码模块中。
跳线开关K801是用于选择输入信号,当K801置于右端时,选择测试信号,测试信号主要用于测试cVsD的编译码特性。
测量时,将设置在交换模块内的跳线开关KQ01设置在2—3位置(右端)选择外部测试信号,使测试信号从J005和J006(接地)模拟测试端口输入。
cVsD译码模块主要由cVsD解码集成电路u901(mc34115),运放u902(TL082),本地译码器,音节滤波器和非线性网络组成,cVsD译码模块电路如下:
信道上来的cVsD数字信号送入u901的13脚,进行cVsD译码处理,译码后还原的模拟信号经u902A缓冲放大输出。
本地译码器,音节滤波器和非线性网络与编码器相同。
跳线开关K901是用于解码输入数据选择,当K901置于左端使,解码输入数据来自调制解调器信道;当K901置于自环位置时,解码输入数据直接来自cVsD编码模块。
使用时,跳线开关K901和K902应设置在同一位置上。
四,实验内容
(一)cVsD编码器
1,发送时钟和cVsD编码数据测量
当发送的模拟数据为:
2,一直脉冲观测
当发送的模拟数据为:
3,cVsD本地译码器信号观测
(二)cVsD译码器
CVSD译码模拟输出信号观测当发送的模拟数据为
篇二:
cVsD编码实验报告
实验四cVsD编译码实验
1、实验目的
1、了解语音信号△m编译码的工作原理
2、验证cVsD编码原理
3、了解cVsD专用大规模集成电路的工作原理,外围电路和一般使用方法。
4、熟悉语音数字化技术的主要指标及测量方法
2、实验仪器
Jh5001(Ⅲ)通信原理基础实验箱
函数信号发生器
双踪示波器
3、实验原理
3.1△m编译码原理
预测编码,就是根据过去的信号样值预测下一个样值,并仅把预测值与当前的样值之差(预测误差)加以量化、编码之后再进行传输的方式。
其中,△m增量调制,预测编码中最简单的一种,它是将信号瞬时值与前一个取样时刻的量化值之差进行量化,而且只对这个差值的符号进行编码,而不对差值的大小进行编码。
它具有一定的局限性。
如果信号的瞬时斜率变化比较大,那么将很容易出现过载。
所以又提出了自适应增量编码调制,它可以根据差值的大小自适应的调整量化阶,从而避免过载,尽可能的实现对信号的跟踪。
3.2cVsD编译码模块
cVsD编译码模块将接口模块1中的模拟信号进行cVsD编码,调制之后经过信道传输,由cVsD译码器收到码元信号并将其译码,转换成模拟信号送至接口模块2输出。
电路组成框图如下:
cVsD编码器即cVsD发送模块,将模拟信号进行cVsD编码,转换为数字信号在信道上进行传输。
它主要由编码芯片u801(mc34115)、缓冲放大器u802A、本地译码器、音节滤波器和非线性网络组成。
在该模块中,各测试点定义如下:
1、Tp801:
cVsD编码模拟信号输入。
开关K801可以选择正常的发送话音信号还
是测试信号。
Tp801为测试信号输入。
2、Tp802:
本地译码器输出(单积分网络)
3、Tp803:
本地译码器输出(双积分网络),是本地恢复的原始模拟信号(近似值),
该信号还要与输入信号进行比较。
4、Tp804:
编码一致性检测输出。
在Tp804上可以观测到连码一致性脉冲信号,
R813,R814,c807构成音节滤波器,用于对连码一致性脉冲进行平滑,实现斜率
连续可变的自适应增量调制。
5、Tp805:
编码输入时钟(32Khz)
6、Tp806:
cVsD编码数据输出(32Kbps)
7、Tp807:
量化阶距调整
8、Tp808:
非线性电路输出。
非线性网络由u802b、D801、D802和周围电阻组成,
使在大信号输入时,量化阶自适应的增加,提高cVsD编码器的动态范围。
cVsD译码模块将信号上收到的码字信号进行cVsD译码处理,还原出模拟信号。
它主要由u901(mc34115)、u902(TL082)、音节滤波器和非线性网络组成。
本地译码器、音节滤波器和非线性网络的组成与编码器相同,其功能可参见编码器。
在该模块中,各测试点定义如下:
1、Tp901:
译码数据输入(32Kbps)
2、Tp902:
译码输入时钟(32Khz)
3、Tp903:
译码一致性检测输出
4、Tp904:
译码器输出
5、Tp905:
cVsD译码模拟信号输出
4、实验过程
4.1cVsD编码器
4.1.1发送时钟和cVsD编码数据测量
将输入信号调整为test输入,并用示波器产生一个频率为1000hz、电平为2Vpp的正弦波测试信号送入输入端。
用示波器观测输入信号Tp801和编码输出数据信号Tp806的波形。
如下图所示:
观察输出数据与输入信号的对应关系,可以得出如下定性的结论:
当输入信号连续增加时,输出为1,当输出为3个连1后,系统内部会调整量化电平,这时输出就会出现一个低电平,但随后可能还会连续出现若干个高电平与一个低电平的情况,这说明量化阶电平在根据输入信号的斜率不断的调整。
当信号出现负斜率时也是如此,不再赘述。
将测试信号频率固定在1000hz,调整测试信号电平,观察编码输出连码数据输入信号电平变化的对应关系:
下图为输入信号为2.5Vpp时的对应波形:
可以看出,在信号负斜率处,最大出现了188us也就是6个28us(对应于32KhZ),说明此处出现了6个连续的低电平。
分析原因为信号下降的斜率过大,以至于量化阶电平调整了一次(此处为增大量化阶电平)之后测试信号仍然大于信号值,所以不断的输出负电平。
通过不断的增加输入信号幅值,可以看出连码的位数逐渐增加。
将测试信号电平固定在2Vpp,调整测试信号频率,观察编码输出连码数据随输入信号频率变化的对应关系。
可以猜想,频率越高,单位时间内信号变化的斜率越大,出现连码的可能性就越大。
用示波器观测对应波形如下所示:
左上角为输入为1Khz的情况,可以看出连0出现了156us,对应4个连0.
右上角为输入为2Khz的情况,连1出现了184us,对应5个连1.正好对应上文的猜想。
下面两图分别为输入为3Khz和4Khz的情况,对比输入信号和输出编码信号,可以看出二者包络已经近似一致,说明量化电平已经完全不能与输入信号斜率同步变化。
4.1.2一致性脉冲检测
用示波器同时观测输入信号端口Tp801和一致性脉冲(三连码检测)输出Tp804波形。
一致性脉冲低电平有效。
分析一致性脉冲与输入模拟信号斜率的关系。
波形如下:
因为一致性脉冲低电平有效,所以ch2出现低电平的地方对应于出现连码的位置,也就
篇三:
cVsD编译码实验
cVsD编译码实验
一、实验目的
1、了解和验证语音信号的△m编译码的工作原理;
2、了解cVsD专用大规模集成电路的工作原理、外围电路和一般使用方法;3、熟悉语音数字化技术的主要指标及测量方法;
二、实验仪器
1Zh7001(Ⅱ)通信原理基础实验箱一台220mhz双踪示波器一台3.函数信号发生器一台
三、实验原理
cVsD即连续可变斜率增量调制(continuouslyVariableslopeDeltamodulation)。
cVsD编译码器使用了摩托罗拉公司生产的大规模集成电路mc34115芯片,该芯片可用于cVsD编码,又可用作cVsD解码,其取决于芯片第15脚的使能信号:
“1”电平为编码方式,“0”电平为译码方式。
cVsD编译码器电路组成框图参见图8.1。
数字信号
图8.1cVsD编译码模块框图
模拟信号
cVsD发送模块主要由cVsD编码集成电路u801(mc34115)、运放u802(TL082)、本地
译码器、音节滤波器和非线性网络组成,cVsD发送模块原理框图见下图8.2所示在通信原理基础实验箱中,cVsD_enouT编码信号可直接送到cVsD译码模块中,亦可经信道调制系统(bpsK或Db(:
cvsd编译码系统实验报告)psK)送到接收端。
K801:
用于选择输入信号,当K801置于正常位置时(左端),选择来自经用户接口模块、pAm模块的话音信号;当K801置于测试位置时,选择测试信号。
测试信号主要用于测试cVsD的编译码特性。
测量时,将设置在交换模块内的跳线开关K001设置在2_3位置(右端)选择外部测试信号,使测试信号从J005模拟测试端口输入。
K802:
用于cVsD/△m选择。
当K802插入时,系统为cVsD编码方式;当K802拔出时,系统为△m编码方式。
在该模块中,各测试点定义如下:
1.Tp801:
cVsD编码模拟信号输入;2.Tp802:
脉幅调制输出
3.Tp803:
本地译码器输出(双积分网络);4.Tp804:
编码一致性检测输出5.Tp805:
编码输入时钟(32Khz);6.Tp806:
编码数据输出(32Kbps)7.Tp807:
量化阶距调整信号;8、Tp808:
非线性网络输出
输出时钟
pAm模块
输出数据
测试信号
图8.2cVsD发送模块原理框图
cVsD译码模块主要由cVsD解码集成电路u901(mc34115)、运放u902(TL082)、本地译码器、音节滤波器和非线性网络组成,cVsD译码模块框图如8.3所示。
K901:
用于解码输入数据选择,当K901置于1-2位置时(左端),解码输入数据来自调制解调器信道;当K901置于2-3位置时(右端),解码输入数据直接来自cVsD编码模块。
K902:
用于解码输入时钟选择,当K902置于1-2位置时(左端),解码输入时钟来自调制解调器信道;当K902置于2-3位置时(右端),解码输入时钟直接来自cVsD编码模块。
使用时,跳线开关K901和K902应设置在相同位置上。
在该模块中,各测试点定义如下:
1、Tp901:
译码数据输入(32Kbps)2、Tp902:
译码输入时钟(32Khz)3、Tp903:
译码一致性检测输出4、Tp904:
cVsD译码输出5、Tp905:
cVsD译码信号滤波输出
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- cvsd 译码 系统 实验 报告