实验三-时序逻辑电路.docx
- 文档编号:565331
- 上传时间:2023-04-29
- 格式:DOCX
- 页数:14
- 大小:3.83MB
实验三-时序逻辑电路.docx
《实验三-时序逻辑电路.docx》由会员分享,可在线阅读,更多相关《实验三-时序逻辑电路.docx(14页珍藏版)》请在冰点文库上搜索。
实验三时序逻辑电路
学习目标:
1、掌握时序逻辑电路的一般设计过程
2、掌握时序逻辑电路的时延分析方法,了解时序电路对时钟信号相关参数的基本要求
3、掌握时序逻辑电路的基本调试方法
4、熟练使用示波器和逻辑分析仪观察波形图
实验内容:
1、广告流水灯(第9周课内验收)用触发器、组合函数器件和门电路设计一个广告流水灯,该流水灯由8个LED组成,工作时始终为1暗7亮,且这一个暗灯循环右移。
(1)写出设计过程,画出设计的逻辑电路图,按图搭接电路
(2)将单脉冲加到系统时钟端,静态验证实验电路
(3)将TTL连续脉冲信号加到系统时钟端,用示波器观察并记录时钟脉冲CP、触发器的输出端Q2、Q1、Q0和8个LED上的波形。
2、序列发生器(第10周课内实物验收计数器方案)分别用MSI计数器和移位寄存器设计一个具有自启动功能的01011序列信号发生器
(1)写出设计过程,画出电路逻辑图
(2)搭接电路,并用单脉冲静态验证实验结果
(3)加入TTL连续脉冲,用示波器观察观察并记录时钟脉冲CLK、序列输出端的波形。
3、4位并行输入-串行输出曼切斯特编码电路(第10周课内验收,基础要求占70%,扩展要求占30%)
在电信与数据存储中,曼彻斯特编码(Manchestercoding),又称自同步码、相位编码(phaseencoding,PE),它能够用信号的变化来保持发送设备和接收设备之间的同步,在以太网中,被物理层使用来编码一个同步位流的时钟和数据。
曼彻斯特编码用电压的变化来分辨0和1,从高电平到低电平的跳变代表0,而从低电平到高电平的跳变代表1。
信号的保持不会超过一个比特位的时间间隔。
即使是0或1的序列,信号也将在每个时间间隔的中间发生跳变。
这种跳变将允许接收设备的时钟与发送设备的时钟保持一致,图3.1为曼切斯特编码的例子。
设计一个电路,它能自动加载4位并行数据,并将这4位数据逐个串行输出(高位在前),每个串行输出位都被编码成曼切斯特码,当4位数据全部传输完成后,重新加载新数据,继续传输,如图3.2所示。
(1)写出设计过程,画出电路逻辑图,设计不允许手动加载数据。
(2)加入TTL连续脉冲,用示波器观察观察并记录时钟脉冲CLK、串行数据输出端的波形。
(3)给串行数据增加起始位和结束位,其中起始位为“0”,结束位为“1”,起始和结束位同样要编码成曼切斯特码,波形图参看图3.3(扩展部分,选作)
实验内容:
1.广告流水灯
设计过程
八个流水灯,工作时始终为1暗7亮,一个循环总共8个状态。
由此可以得出结论,选用3个D触发器构成三个状态,再由一个74138实现八个流水灯1暗7亮的工作状态。
8个循环过程分别为:
000→001→010→011→100→101→110→111→000;
真值表:
Q0nQ1nQ2n
Q0n+1
Q1n+1
Q2n+1
D0
D1
D2
000
0
0
1
0
0
1
001
0
1
0
0
1
0
010
0
1
1
0
1
1
011
1
0
0
1
0
0
100
1
0
1
1
0
1
101
1
1
0
1
1
0
110
1
1
1
1
1
1
111
0
0
0
0
0
0
卡诺图:
最简与或表达式:
D0=Q0nQ1nQ2n+Q0nQ1n+Q0nQ2n
化简结果:
D0=Q0n⨁Q1nQ2n
最简与或表达式:
D1=Q1nQ2n+Q1nQ2n
化简结果:
D1=Q2n⨁Q1n
化简结果:
D2=Q2n
逻辑电路图
首先组合三个D触发器,并将其封装成一个元件。
如下图所示
使用三个D触发器封装的元件,连接D2,D1,D1。
如下图所示
使用74138数据选择器,实现八个状态的显示。
如下图所示
实物连接图:
示波器观察结果:
2.序列发生器
计数器实现
设计过程
产生序列01011。
如果采用计数器设计,需要构造一个模为5的循环,采用反馈置零的方法,每一状态通过74138输出合适的结果。
计数器74161状态变化:
000→001→010→011→100→000
Qc/C
QB/B
QA/A
对应的输出端口
输出值
0
0
0
Y0N
0
0
0
1
Y1N
1
0
1
0
Y2N
0
0
1
1
Y3N
1
1
0
0
Y4N
1
输出结果:
Y=Y1N*Y3N*Y4N
逻辑电路图
74161的连接方式如下图所示,通过LDN端口,当到达”100”状态时,重新加载数据,回到“000”状态。
如下图所示
将Qc/C,QB/B,QA/A连接到74138实现最后的输出,如下图所示。
实物连接图
寄存器实现
设计过程
产生序列01011。
如果采用计数器设计,,同样需要构成一个循环,采用左移或右移。
以右移为例,寄存器的状态变化如下:
0101→1011→0110→1101→1010→0101
以最高位为输出位,即可满足循环输出序列01011,同时还应该满足自启动。
真值表:
Q3n
Q2n
Q1n
Q0n
DSR
0
1
0
1
1
1
0
1
1
0
0
1
1
0
1
1
1
0
1
0
1
0
1
0
1
卡诺图:
通过卡诺图化简的表达式DSR=Q3nQ2n+Q1nQ0n
考虑到自启动,如果不添加冗余向,寄存器将陷入0000→0000的死循环当中,添加一项Q3n*Q2n*Q2n*Q0n,使DSR=Q3nQ2n+Q1nQ0n+Q3n*Q2n*Q2n*Q0n
逻辑电路图:
采用右移方案的,如下图所示。
同理,采用左移方案的,如下图所示。
3.曼切斯特编码
基础部分:
4位并行加载,穿行输出(高位在前),传输完成后,重新加载新数据
设计过程
首先考虑曼切斯特编码和时钟信号CP以及输出数据D的关系,根据题意有,曼彻斯特编码用电压的变化来分辨0和1,从高电平到低电平的跳变代表0,而从低电平到高电平的跳变代表1,如下图所示。
由此可得,M=DCP+DCP=D⨁CP
电路的工作状态是从最高位开始输出数据到最低位,然后再并行输入数据。
按照题目的要求四位数据串行输出后,开始直接输出下一个四位数据。
由此可以知道,整个电路的工作状态是一个循环,并且模为4,通过计数器构造模4的循环。
状态变化位:
并行输入并且输出D3→输出D2→输出D1→输出D0→并行输入并且输出D3
逻辑电路图
通过反馈置零的方式构造一个模4的循环LDN=QA*QB,从00到11。
如下图所示。
寄存器需要完成两个工作状态,并行输入保存数据,此时S1S0=11。
数据右移输出
此时S1S0=01。
通过计数器构造的周期实现S1S0功能段的变化,当计数器的输出00对应S1S0=11,当计数器输出01,10,11对应S1S0=01。
S1=QA*QB。
如下图所示。
使用一个数据选择器完成数据的输出,如下图所示。
实物连接图
扩展部分:
起始位为“0”,结束位为“1”,4位并行加载,穿行输出,传输完成后,重新加载新数据
设计过程
根据基础部分的设计原理,仅需要构造模位6的工作循环。
电路的工作状态:
并行输入并且输出0→输出D3→输出D2→输出D1→输出D0→输出1
逻辑电路图
从0000到0101,采用反馈置零的方法,LDN=QCQBQA,如下图所示。
寄存器需要完成两个工作状态,并行输入保存数据,此时S1S0=11。
数据右移输出
此时S1S0=01。
通过计数器构造的周期实现S1S0功能段的变化,当计数器的输出000对应S1S0=11,此时并行输入储存数据;当计数器输出001,010,011,100,101对应S1S0=01,此时串行输出数据。
S1=QA*QB*QC。
如下图所示。
使用数据选择器输出数据,计数器输出为000时数据选择器的输出为0,计数器输出为101时数据选择器的输出为1,001到100输出为寄存器的最高位。
实物连接图
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 实验 时序 逻辑电路