第十章 存储器.docx
- 文档编号:5391628
- 上传时间:2023-05-08
- 格式:DOCX
- 页数:19
- 大小:261.01KB
第十章 存储器.docx
《第十章 存储器.docx》由会员分享,可在线阅读,更多相关《第十章 存储器.docx(19页珍藏版)》请在冰点文库上搜索。
第十章存储器
第十章存储器
一概述
⒈存储器分类
①按存储介质分:
半导体存储器、磁表面存储器、光表面存储器;
②按读写功能分:
ROM和RAM;
③按信息的可保存性分类:
非永久性记忆存储器(断电后信息消失):
RAM
永久性记忆存储器(断电后信息仍保存):
ROM、磁表面或光表面存储器;
④按在计算机系统中的作用分类:
主存储器(内存)、辅助存储器(外存)、高速缓冲存储器。
⒉存储器的性能指标
①存储容量:
是指存储器可以存储的二进制信息量。
表示方法为:
存储容量=存储单元数*每单元二进制位数
②存取时间和存取周期:
说明存储器工作速度。
存取时间:
从存储器接收到寻址地址开始,到完成取出或存入数据为止所需的时间;
存取周期:
连续两次独立的存储器存取操作所需的最小时间间隔;一般略大于存取时间。
③可靠性:
指存储器对电磁场及温度等的变化的抗干扰能力。
④其它指标:
体积、功耗、工作温度范围、成本等。
⒊存储器系统的多层结构
对存储器系统的要求:
容量大、速度快、成本低;
存储器系统多层结构:
高速缓冲存储器(cache)、主存储器、外存储器;
主存:
用来存放计算机运行期间的大量程序和数据,CPU可直接访问,一般由MOS型半导体存储器组成;
高速缓冲存储器(cache):
是计算机系统中的一个高速但容量小的存储器,在中高档微机中用来临时存放CPU正在使用和可能就要使用的局部指令和数据。
通常用双极型半导体存储器组成;
外存:
用来存放系统程序和大型数据文件及数据库等。
外存储器中的数据和程序必须调到内存中CPU才能执行或调用,所以其特点是:
存储器容量大、成本低但存取速度慢,目前主要有磁盘、光盘、磁带存储器。
二、半导体存储器
⒈半导体存储器的分类
可分为RAM和ROM。
RAM:
随机读写存储器,非永久性记忆存储器,用来存放需改变的程序、数据、中间结果及作为堆栈等;
ROM:
只读存储器,属永久性记忆存储器,用来存放固化系统的设备驱动程序、不变的常数和表格等。
⒉随机存储器RAM
按制造工艺可分为双极型和MOS型。
双极型:
用晶体管组成基本存储电路,特点是存取速度快,但与MOS型相比,集成度低、功耗大、成本高,常用来制造cache;
MOS型:
用MOS管组成基本存储电路,存取速度低于双极型,但集成度高、功耗低、成本低、应用广泛。
可分为静态和动态两类。
㈠SRAM和DRAM的共同点
①断电后内容会丢失;
②既可读亦可写。
㈡区别
①从存放一位信息的基本存储电路来看,SRAM由六管结构的双稳态电路组成,而DRAM是由单管组成,是靠分布电容来记忆信息的。
②SRAM的内容不会丢失,除非对其改写,DRAM除了对其进行改写或掉电,若隔相当长时间时,其中的内容回丢失,因此,DRAM每隔一段时间就需刷新一次,在70℃情况下,典型的刷新时间间隔为2ms。
③DRAM集成度高,而SRAM的集成度低。
⒊只读存储器ROM
分为掩膜ROM、PROM、EPROM、EEPROM。
①掩膜ROM:
厂家采用光刻掩膜技术,将程序制入其中,用户使用时,只能进行读操作,不能再改写存储器中的信息;
②PROM:
用户买来可按照自己的需要,进行一次且只能进行一次编程(写操作),一经编程就只能执行读出操作了;
③EPROM:
用户借助特殊手段可写入信息(编程)且能用紫外线擦除信息并可重复编程的ROM;
④EEPROM:
在线电擦除的EPROM。
⑤FlashMemory(闪存):
能够快速擦写的EEPROM,但只能按块(Block)擦除
三常用半导体存储器芯片
⒈静态RAM存储器(SRAM)
㈠静态RAM的结构和特性
常用的静态RAM电路有6116、6264、62256等,它们的引脚排列见下图。
①A0~Ai:
地址输入线,i=10(6116),12(6264),14(62256);
②O0~O7:
双向数据线,有时用D0~D7表示;
③
:
选片信号输入线,低电平有效;(CS高电平有效)
④
:
读选通信号输入线,低电平有效;
⑤
:
写选通信号输入线,低电平有效;
⑥Vcc:
工作电源+5V;
⑦GND:
线路地。
常用静态RAM电路引脚图
㈡静态RAM的工作方式
静态RAM存储器有读出、写入、维持三种工作方式,工作方式的操作控制下表。
6116,6264,62256的操作控制表
信号
方式
O0~O7
读
L
L
H
数据输出
写
L
H
L
数据输入
维持*
H
任意
任意
高阻抗
*对CMOS的静态RAM电路,
为高电平时电路处于降耗状态,此时Vcc电压可降至3V左右,内部的存储数据也不会丢失。
⒉EPROM电路
㈠EPROM的结构和特性
常用的EPROM电路有:
2716,2732,2764,27128,27256,27512等。
①A0~Ai:
地址输入线,i=10~15;
②O0~O7:
三态数据总线,读或编程校验时为数据输出线,编程时为数据输入线。
维持或编程禁止时,O0~O7呈高阻抗;
③
:
选片信号输入线,“0”(即TTL低电平)有效;
④
:
编程脉冲输入线;
⑤
:
读选通信号输入线,“0”有效;
⑥Vpp:
编程电源输入线,Vpp的值因芯片型号和制造厂商而异;
⑦Vcc:
主电源输入线,Vcc一般为+5V;
⑧ GND:
线路地。
下面为EPROM2716、2764、27526的引脚图和逻辑框图:
2764
2716
27256
㈡EPROM的操作方式
EPROM的主要操作方式有:
① 编程方式:
把程序代码(机器指令、常数)固化到EPROM中;
② 编程校验方式:
读出EPROM中的内容,检验编程操作的正确性;
③ 读出方式:
CPU从EPROM中读取指令或常数;
④ 维持方式:
数据端呈高阻;
⑤ 编程禁止方式:
适用于多片EPROM并行编程不同数据。
⒊EPROM编程
EPROM编程就是将调试好的程序代码固化到(即写入)EPROM中。
常用的编程方法有常规的慢速编程和快速智能编程两种。
⒋DRAM(动态RAM)
常见的芯片有2114和2164等。
它与SRAM的区别是只有
引脚,而没有
引脚,当
=1时,表示从芯片中读出数据;当
=0时,表示往芯片中写入数据。
四存储器芯片的扩展及其与系统总线的连接
微机系统的规模、应用场合不同,对存储器系统的容量、类型的要求也必
不相同,一般情况下,需要用不同类型,不同规格的存储器芯片,通过适当的
硬件连接,来构成所需要的存储器系统,这就是本节所需要讨论的内容。
㈠存储器芯片与CPU的连接
⒈引言
在微型系统中,CPU对存储器进行读写操作,首先要由地址总线给出地
址信号,选择要进行读/写操作的存储单元,然后通过控制总线发出相应的读/写控制信号,最后才能在数据总线上进行数据交换。
所以,存储器芯片与CPU之间的连接,实质上就是其与系统总线的连接,包括:
• 地址线的连接;
• 数据线的连接;
• 控制线的连接;
在连接中要考虑的问题有以下几个方面:
⒉CPU总线的负载能力
在设计CPU芯片时,一般考虑其输出线的直流负载能力,为带一个TTL
负载。
现在的存储器一般都为MOS电路,直流负载很小,主要的负载是电容
负载,故在小型系统中,CPU是可以直接与存储器相连的,而较大的系统中,
若CPU的负载能力不能满足要求,可以(就要考虑CPU能否带得动,需要时
就要加上缓冲器,)由缓冲器的输出再带负载。
⒊CPU的时序和存储器的存取速度之间的配合问题
CPU在取指和存储器读或写操作时,是有固定时序的,用户要根据这些来确定对存储器存取速度的要求,或在存储器已经确定的情况下,考虑是否需要Tw周期,以及如何实现。
⒋存储器的地址分配和片选问题
内存通常分为RAM和ROM两大部分,而RAM又分为系统区(即机器的监控程序或操作系统占用的区域)和用户区,用户区又要分成数据区和程序区,ROM的分配也类似,所以内存的地址分配是一个重要的问题。
另外,目前生产的存储器芯片,单片的容量仍然是有限的,通常总是要由许多片才能组成一个存储器,这里就有一个如何产生片选信号的问题。
⒌控制信号的连接
CPU在与存储器交换信息时,通常有以下几个控制信号(对8088/8086来说):
/M(IO/
),
以及WAIT信号。
这些信号如何与存储器要求的控制信号相连,以实现所需的控制功能。
㈡存储器芯片的扩展
存储器芯片扩展的方法有以下两种:
⒈存储器芯片的位扩充
适用场合:
存储器芯片的容量满足存储器系统的要求,但其字长小于存储器系统的要求。
例1用1K×4的2114芯片构成lK×8的存储器系统。
分析:
由于每个芯片的容量为1K,故满足存储器系统的容量要求。
但由于每个芯片只能提供4位数据,故需用2片这样的芯片,它们分别提供4位数据至系统的数据总线,以满足存储器系统的字长要求。
设计要点:
●将每个芯片的10位地址线按引脚名称一一并联,按次序逐根接至系统地址总线的低10位。
●数据线则按芯片编号连接,1号芯片的4位数据线依次接至系统数据总线的D0-D3,2号芯片的4位数据线依次接至系统数据总线的D4-D7。
●两个芯片的
端并在一起后接至系统控制总线的存储器写信号(如CPU为8086/8088,也可由
和
/M或IO/
的组合来承担)。
●
引脚也分别并联后接至地址译码器的输出,而地址译码器的输入则由系统地址总线的高位来承担。
具体连线见下图。
当存储器工作时,系统根据高位地址的译码同时选中两个芯片,而地址码的低位也同时到达每一个芯片,从而选中它们的同一个单元。
在读/写信号的作用下,两个芯片的数据同时读出,送上系统数据总线,产生一个字节的输出,或者同时将来自数据总线上的字节数据写入存储器。
用2114组成1K×8的存储器连线
根据硬件连线图,我们还可以进一步分析出该存储器的地址分配范围如下:
(假设只考虑16位地址)
地址码芯片的地址范围
A15...A12A11A10A9...A0
××00000000H
:
:
:
:
××001103FFH
×表示可以任选值,在这里我们均选0。
这种扩展存储器的方法就称为位扩展,它可以适用于多种芯片,如可以用8片2164A组成一个64K×8的存储器等。
⒉存储器芯片的字扩充
适用场合:
存储器芯片的字长符合存储器系统的要求,但其容量太小。
例2用2K×8的2716A存储器芯片组成8K×8的存储器系统。
分析:
由于每个芯片的字长为8位,故满足存储器系统的字长要求。
但由于每个芯片只能提供2K个存储单元,故需用4片这样的芯片,以满足存储器系统的容量要求。
设计要点:
同位扩充方式相似。
●先将每个芯片的11位地址线按引脚名称一一并联,然后按次序逐根接至系统地址总线的低11位。
●将每个芯片的8位数据线依次接至系统数据总线的D0-D7。
●两个芯片的
端并在一起后接至系统控制总线的存储器读信号(这样连接的原因同位扩充方式),
●它们的
引脚分别接至地址译码器的不同输出,地址译码器的输入则由系统地址总线的高位来承担。
连线见下图。
用2716组成8K×8的存储器连线
当存储器工作时,根据高位地址的不同,系统通过译码器分别选中不同的芯片,低位地址码则同时到达每一个芯片,选中它们的相应单元。
在读信号的作用下,选中芯片的数据被读出,送上系统数据总线,产生一个字节的输出。
同样,根据硬件连线图,我们也可以进一步分析出该存储器的地址分配范围如下表:
(假设只考虑16位地址)
地址码芯片的地址范围对应芯片编号
A15...A13A12A11A10A9...A0
××000000000H
:
:
2716-1
××0011107FFH
××010000800H
:
:
2716-2
××011110FFFH
××100001000H
:
:
2716-3
××1011117FFH
××110001800H
:
:
2716-4
××111111FFFH
×表示可以任选值,在这里我们均选0。
这种扩展存储器的方法就称为字扩展,它同样可以适用于多种芯片,如可以用8片27128(16k×8)组成一个128K×8的存储器等。
⒊同时进行位扩充与字扩充
适用场合:
存储器芯片的字长和容量均不符合存储器系统的要求,这时就需要用多片这样的芯片同时进行位扩充和字扩充,以满足系统的要求。
例3用1K×4的2114芯片组成2K×8的存储器系统。
分析:
由于芯片的字长为4位,因此首先需用采用位扩充的方法,用两片芯片组成1K×8的存储器。
再采用字扩充的方法来扩充容量,使用两组经过上述位扩充的芯片组来完成。
设计要点:
每个芯片的10根地址信号引脚宜接接至系统地址总线的低10位,每组两个芯片的4位数据线分别接至系统数据总线的高/低四位。
地址码的A10、A11经译码后的输出,分别作为两组芯片的片选信号,每个芯片的
控制端直接接到CPU的读/写控制端上,以实现对存储器的读/写控制。
硬件连线如下图。
用2114组成2K×8的存储器连线
当存储器工作时,根据高位地址的不同,系统通过译码器分别选中不同的芯片组,低位地址码则同时到达每一个芯片组,选中它们的相应单元。
在读/写信号的作用下,选中芯片组的数据被读出,送上系统数据总线,产生一个字节的输出,或者将来自数据总线上的字节数据写入芯片组。
同样,根据硬件连线图,我们也可以进一步分析出该存储器的地址分配范围如下:
(假设只考虑16位地址)
地址码芯片组的地址范围对应芯片组编号
A15...A13A12A11A10A9...A0
×××00000000H
:
:
2114-1
×××001103FFH
×××01000400H
:
:
2114-2
×××011107FFH
×表示可以任选值,在这里我们均选0。
思考:
从以上地址分析可知,此存储器的地址范围是0000H-07FFH。
如果系统规定存储器的地址范围从0800H开始,并要连续存放,对以上硬件连线图该如何改动呢?
由于低位地址仍从0开始,因此低位地址仍直接接至芯片组。
于是,要改动的是译码器和高位地址的连接。
我们可以将两个芯片组的片选输入端分别接至译码器的Y2和Y3输出端,即当A11、A10为10时,选中2114-1,则该芯片组的地址范围为0800H-0BFFH,而当A11、A10为11时,选中2114-2,则该芯片组的地址范围为0C00H-0FFFH。
同时,保证高位地址为0(即A15-A12为0)。
这样,此存储器的地址范围就是0800H-0FFFH了。
(具体连线自己考虑)
㈢译码方式
⒈全译码方式
⏹所有的系统地址线均参与对存储单元的译码寻址
⏹包括低位地址线对芯片内各存储单元的译码寻址(片内译码),高位地址线对存储芯片的译码寻址(片选译码)
⏹采用全译码,每个存储单元的地址都是唯一的,不存在地址重复
⏹译码电路可能比较复杂、连线也较多
例:
⒉部分译码方式
⏹只有部分(高位)地址线参与对存储芯片的译码
⏹每个存储单元将对应多个地址(地址重复),需要选取一个可用地址
⏹可简化译码电路的设计
⏹但系统的部分地址空间将被浪费
例:
⒊线选法
⏹只用少数几根高位地址线进行芯片的译码,且每根负责选中一个芯片(组)
⏹虽构成简单,但地址空间严重浪费
⏹必然会出现地址重复
⏹一个存储地址会对应多个存储单元
⏹多个存储单元共用的存储地址不应使用
例:
切记:
A14A13=00的情况不能出现,00000H~01FFFH的地址不可使用。
译码方式比较:
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 第十章 存储器 第十