数字系统课程设计交通灯 vhdlWord格式.docx
- 文档编号:4882583
- 上传时间:2023-05-04
- 格式:DOCX
- 页数:22
- 大小:122.73KB
数字系统课程设计交通灯 vhdlWord格式.docx
《数字系统课程设计交通灯 vhdlWord格式.docx》由会员分享,可在线阅读,更多相关《数字系统课程设计交通灯 vhdlWord格式.docx(22页珍藏版)》请在冰点文库上搜索。
图六、时间控制模块仿真波形
4、状态机模块设计
该模块是交通灯系统的核心,主要根据nstate信号实现状态转换,显示交通灯亮暗情况,并在正常工作情况下输出倒计时秒数,用于显示译码模块显示计时。
当道路出现故障时,可赋予tbreak信号一高电平,使交通灯进入故障状态(黄灯闪烁),故障解除后又可由clr信号进行初始化(路口所有指示灯亮红灯3秒),之后又回到正常工作状态。
状态转换顺序及对应交通灯、倒计时显示情况如表1所示,VHDL源程序见附录[程序5]。
表1状态转换顺序及对应交通灯、倒计时显示情况
状态
交通灯显示情况
倒计时时间
道路情况
状态名
南北方向(ns)
东西方向(e)
白天
故障
guzhang1
010010010
guzhang2
000000000
初始化
chushi
100100100
3
正
常
s0
001100100
10
8
s1
010100100
s2
100001001
24
16
s3
100010010
s4
15
20
s5
5
s6
50
60
s7
状态机模块仿真波形如图七所示。
图七、状态机模块仿真波形
5、显示译码模块设计
显示译码模块显示由状态机模块输出的计时秒数cont,并倒计时且用七段码显示,当计时结束时输出一高电平,使交通灯转入下一状态显示。
译码器真值表如表2所示,VHDL源程序见附录[程序6]。
表2七段译码真值表
十进制数
七段码
0000001
0100100
1
1001111
6
0100000
2
0010010
7
0000111
0000110
0000000
4
1001100
9
0001100
显示模块仿真波形如图八所示。
图八显示模块仿真波形
附录:
1、时基脉冲发生模块程序
libraryIEEE;
useIEEE.STD_LOGIC_1164.ALL;
useIEEE.STD_LOGIC_ARITH.ALL;
useIEEE.STD_LOGIC_UNSIGNED.ALL;
ENTITYCLKGENIS
PORT(CLK:
INSTD_LOGIC;
NEWCLK:
OUTSTD_LOGIC);
ENDCLKGEN;
ARCHITECTUREbehavOFCLKGENIS
SIGNALCNTER:
INTEGERRANGE0TO10;
BEGIN
PROCESS(CLK)--计数器计数;
BEGIN
IFCLK'
EVENTANDCLK='
1'
THEN
IFCNTER=10THENCNTER<
=0;
--xiugai32000000
ELSECNTER<
=CNTER+1;
ENDIF;
ENDPROCESS;
PROCESS(CNTER)--32M晶振分频;
IFCNTER=5THENNEWCLK<
='
;
ELSIFCNTER=10THENNEWCLK<
0'
ENDbehav;
2、60进制计数器程序
libraryIEEE;
ENTITYCNT60IS
PORT(CLK:
CLR:
LOAD:
MIN1:
INSTD_LOGIC_VECTOR(3DOWNTO0);
MIN2:
CQ1:
OUTSTD_LOGIC_VECTOR(3DOWNTO0);
CQ2:
CARRY_OUT:
OUTSTD_LOGIC);
ENDCNT60;
ARCHITECTUREbehavOFCNT60IS
SIGNALCQI1:
STD_LOGIC_VECTOR(3DOWNTO0);
SIGNALCQI2:
SIGNALC:
STD_LOGIC;
PROCESS(CLK,CLR,LOAD)--计数器的个位输出;
IFCLR='
THENCQI1<
="
0000"
ELSIFLOAD='
=MIN1;
ELSIFCLK'
IFCQI1<
"
1001"
=CQI1+1;
ELSECQI1<
ENDPROCESS;
PROCESS(CLK,CQI1)--进位输出;
IFCQI1="
THENC<
ELSEC<
PROCESS(C,CLR,LOAD)--计数器的十位输出;
THENCQI2<
=MIN2;
ELSIFC'
EVENTANDC='
IFCQI2<
0101"
=CQI2+1;
ELSECQI2<
PROCESS(CLK,CQI1,CQI2)
IFCQI2="
ANDCQI1="
THENCARRY_OUT<
ELSECARRY_OUT<
CQ1<
=CQI1;
CQ2<
=CQI2;
3、24进制计数模块
ENTITYCNT24IS
HOUR1:
HOUR2:
OUTSTD_LOGIC_VECTOR(3DOWNTO0));
--CARRY_OUT:
OUTSTD_LOGIC
ENDCNT24;
ARCHITECTUREbehavOFCNT24IS
PROCESS(CLK,CLR,LOAD,HOUR1)--计数器的个位输出;
=HOUR1;
ANDCQI2<
0010"
ELSIFCQI1<
0011"
ANDCQI2="
ELSIFCQI1="
ELSEC<
PROCESS(C,CLR,LOAD,HOUR2)--计数器的十位输出;
=HOUR2;
--ELSIFCQI2=2ANDCQI1=3THENCQI2<
4、时间控制模块程序
LIBRARYIEEE;
USEIEEE.STD_LOGIC_1164.ALL;
ENTITYcontrolIS
PORT(HOUR1:
HOUR2:
CNTW:
ENDcontrol;
ARCHITECTUREbehavOFcontrolIS
PROCESS(HOUR1,HOUR2)
IFHOUR2="
ANDHOUR1>
THENCNTW<
ELSIFHOUR2="
ANDHOUR1<
0111"
ELSECNTW<
5、状态机模块程序
ENTITYtrafficIS
PORT(break,clr,CNTW,nstate,clk:
cont:
outSTD_LOGIC_VECTOR(5DOWNTO0);
ns,we:
OUTSTD_LOGIC_VECTOR(8DOWNTO0));
ENDtraffic;
ARCHITECTUREbehavOFtrafficIS
TYPESTATESIS(guzhang1,chushi,s0,s1,s2,s3,s4,s5,s6,s7);
--guzhang2,
SIGNALCURRENT_STATE,NEXT_STATE:
STATES;
--SIGNALCcmt:
STD_LOGIC;
--SIGNALcnt:
INTEGERRANGE0TO50;
CONSTANTgu:
STD_LOGIC_VECTOR(5DOWNTO0):
111111"
CONSTANTstart:
000011"
CONSTANTd0:
001010"
CONSTANTd1:
CONSTANTd2:
011000"
CONSTANTd3:
CONSTANTd4:
001111"
CONSTANTd5:
000101"
CONSTANTd6:
110010"
CONSTANTd7:
CONSTANTn0:
001000"
CONSTANTn1:
CONSTANTn2:
010000"
CONSTANTn3:
CONSTANTn4:
010100"
CONSTANTn5:
CONSTANTn6:
111100"
CONSTANTn7:
PROCESS(clr,break,nstate,clk)
ifclk'
eventandclk='
then
IFclr='
THENCURRENT_STATE<
=chushi;
elsIFbreak='
=guzhang1;
--ifccmt='
thenCURRENT_STATE<
--elsifccmt='
=guzhang2;
--endif;
elsIFnstate='
THENcurrent_state<
=next_state;
ELSEcurrent_state<
=current_state;
endif;
endif;
PROCESS(CURRENT_STATE,CNTW)
CASECURRENT_STATEIS
WHENguzhang1=>
cont<
=gu;
ns<
010010010"
we<
--ccmt<
--WHENguzhang2=>
--ns<
000000000"
--we<
WHENchushi=>
NEXT_STATE<
=s0;
cont<
=start;
ns<
100100100"
WHENs0=>
=s1;
ifCNTW='
thencont<
=d0;
elsecont<
=n0;
001100100"
WHENs1=>
=s2;
=d1;
=n1;
010100100"
WHENs2=>
=s3;
=d2;
=n2;
100001001"
WHENs3=>
=s4;
=d3;
=n3;
100010010"
WHENs4=>
=s5;
=d4;
=n4;
WHENs5=>
=s6;
=d5;
=n5;
WHENs6=>
=s7;
=d6;
=n6;
WHENs7=>
=d7;
=n7;
ENDCASE;
ENDBEHAV;
6、显示译码模块程序
ENTITYDECLEDIS
CNT:
INSTD_LOGIC_VECTOR(5DOWNTO0);
led1:
outstd_logic_vector(6downto0);
led2:
NSTATE:
ENDDECLED;
ARCHITECTUREbehavOFDECLEDIS
SIGNALCNTQ:
000000"
PROCESS(CNT,clk)
IFCLK'
ifcnt="
thenled1(6downto0)<
0000001"
led2(6downto0)<
elsIFCNTQ=CNT-1THENled1(6downto0)<
1001111"
--cntq<
CnTQ<
=CnTQ+1;
NSTATE<
elsifcntq<
cnt-1thenCnTQ<
NSTATE<
CASE
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 数字系统课程设计交通灯 vhdl 数字 系统 课程设计 交通灯
![提示](https://static.bingdoc.com/images/bang_tan.gif)