七路抢答器Word格式文档下载.docx
- 文档编号:4040180
- 上传时间:2023-05-02
- 格式:DOCX
- 页数:20
- 大小:498.37KB
七路抢答器Word格式文档下载.docx
《七路抢答器Word格式文档下载.docx》由会员分享,可在线阅读,更多相关《七路抢答器Word格式文档下载.docx(20页珍藏版)》请在冰点文库上搜索。
若抢答有效,则定时器停止工作,并且显示抢答开始时间直到系统被清零;
(6)若设定时间内无选手进行抢答(按对应按钮),则系统禁止选手超时抢答;
(7)优先编码电路、锁存器、译码电路将参赛队的输入信号在显示器上输出。
数字抢答器由主体电路与扩展电路组成,优先编码电路、锁存器、译码电路将选手的输入信号在显示器上输出;
用控制电路和主持人开关启动电路,以上两部分组成主体电路。
经过布线、焊接、调试等工作后数字抢答器成形。
二、设计内容与要求
设计目的:
通过本课程设计,掌握数字电路系统的设计方法。
基本功能:
1.设计一个智力抢答器,可同时供7名选手参加比赛,对应7个抢答按钮。
2.主持人设置一个控制开关,用来控制系统的清零(显示数码管灭)和抢答开始。
3.抢答器具有数据所存功能,抢答开始后,若有选手抢答,编号立即锁存,LED显示选手编号,并封锁输入电路。
4.参赛选手在设定的时间(9秒倒计时)内抢答,抢答有效,定时器停止工作,显示选手编号和抢答时刻的时间,并保持到主持人将系统清零为止。
5.如果定时抢答的时间已到,却没有选手抢答,本次抢答无效,并封锁输入电路,禁止超时抢答。
扩展功能:
1.扬声器给出抢答音响提示或报警提示。
2.延长抢答时间(如30秒倒计时)。
3.主持人设定抢答时间,启动开始后,定时器立即减计时,并用显示器显示。
三、设计思想和原理
3.1总体设计方案
3.1.1设计思路
1主持人按下复位按钮后,控制电路对编码电路、锁存电路控制使抢答器允许输入,使之处于等待状态。
2当有人抢答时,信号通过按钮送到编码电路,编码电路通过编码把结果送入锁存电路锁存,锁存电路把结果又传给译码电路,译码电路把送来的信号译码驱动显示电路,显示出抢答者的组号。
3在优先抢答者按钮的同时控制电路通过对编码电路和锁存电路的使能控制使别的抢答者再按钮时失去作用,实现第一抢答信号得鉴别和锁存功能。
接通电源后,主持人将开关拨到"
清零"
状态,抢答器处于禁止状态,编号显示器灭灯,定时器显示设定时间;
主持人将开关置"
开始"
状态,宣布"
抢答器工作。
定时器倒计时,选手在定时时间内抢答时,抢答器完成——优先判断、编号锁存、编号显示。
当一轮抢答之后,定时器停止、禁止二次抢答、定时器显示剩余时间。
如果再次抢答必须由主持人再次操作"
清除"
和"
开始"
状态开关。
3.1.2设计框图
3.2单元电路设计
321抢答部分
此部分电路主要完成的功能是实现7路选手抢答并进行锁存,同时有相应发光二极管点亮和数码显示。
使用优先编码器74LS148和锁存器74LS279来完成。
该电路主要完成两个功能:
一是分辨出选手按键的先后,并锁存优先抢答者的编号,同时译码显示电路显示编号(显示电路采用七段数字数码显示管);
二是禁止其他选手按键,其按键操作无效。
编码部分主要由芯片74LS148优先编码器完成。
它对由按钮送来的信号进行优先编码,并输出结果。
以下是对74LS148的介绍:
74LS148的输入端和输出端为低电平有效。
0—7是输入信号,A2A1AQ为三位二进制编码输出信号。
EI为使能输入端,当El=1时,编码器禁止编码,当El=0时,允许编码。
EO是使能输出端,只有在E80,而0—7均无编码输入信号时为0。
GS为优先编码输出端,在GS=0而0—7的其中之一有信号时,GS=0。
0—7各输入端的优先顺序为:
7的级别最高,0的级别最低。
如果7端输入为0(有信号),则其它输入端即使有输入信号,均不起作用,此时输出只按7
端编码,A2A1AB000。
本设计中位七路抢答,0端应接高电平或悬空,这样才会对其他路抢答没有影响。
1—7分别接到7个选手按钮,当某路选手最先按下抢答按钮,即该路输入低电平,且比它优先级别高的输入端无低电平输入时,输出端才输出相对应的
输入端代码。
如按下S3,且优先级别比它高的4,5,6,7输入均为1时,输出代码为100,这就是编码器的工作原理。
锁存部分用的是74LS279,以下是对它的介绍:
74LS279是由与非门构成的基本RS触发器,它有4种基本状态:
i•保持状态。
当输入端接入S=R=1的电平时,如果基本sr触发器现态Q=1、Q=0,则触发器次态Q=1、Q=0;
若基本SR触发器的现态Q=0、Q=1,则触发器次态Q=0、Q=1。
即S=R=1时,触发器保持原状态不变。
2.置0状态。
当S=1,R=0时,如果基本SR触发器现态为Q=1、Q=0,因R=0,会使Q=1,而Q=1与s=1共同作用使Q端翻转为0;
如果基本sr触发器现态为Q=0、Q=1,同理会使Q=0,Q=1。
只要输入信号S=1,R=0,无论基本SR触发器的输出现态如何,均会使输出次态置为0态。
3.置1状态。
当S=o、R=i时,如果触发器现态为Q=o、Q=1,因s=o,会使Gi的输出端次态翻转为1,而Q=1和R=1共同使G2的输出端Q=0;
同理当Q=1、Q=0,也会使触发器的次态输出为Q=1、Q=0;
只要S=0、R=1,无论触发器现态如何,均会将触发器置1。
当Q=1、Q=0,也会使触发器的次态输出为Q=1、Q=0;
只要s=0、R=1,无论触发器现态如何,均会将触发器置1。
4.不定状态。
当S=R=0时,无论触发器的原状态如何,均会使Q=1,Q=1。
当脉冲去掉后,s和R同时恢复高电平后,触发器的新状态要看G1和G2两个门翻转速度快慢,所以称S=R=0是不定状态,在实际电路中要避免此状态出现。
基本RS触发器的逻辑图如图3-1所示:
图3-1基本RS触发器
译码部分主要由芯片74LS48BCD七段译码器完成。
它对由锁存器送来的信号进行译码,并输出结果。
以下是对74LS48的介绍:
74LS48通常以反相器作输出级,用以驱动LED。
各引脚的名称:
其中7、1、
2、6分别表示A0、A1、A2、A3;
5、4、3分别表示一、、;
13、12、
11、10、9、15、14分别表示a、b、c、d、e、f、g。
还有两个引脚8、16分别表示的是Vcc、GND。
A0、A1、A2、A3为8421BCD码输入端。
a、b、c、d、
e、f、g为译码输出端,输出为高电平有效。
74LS48是一个用于驱动共阴极LED(数码管)显示器的BCD码段码译码器,具有BCD转换、消隐和锁存控制、七段译码及驱动功能的CMOS电路能提供较大的拉电流。
可直接驱动LED显示器。
显示部分选用LED数码管,以下是对它的简介:
LED数码显示器通常有红、绿、黄等颜色。
LED的死区电压较高,工作电
压大约1.5~3V,驱动电流为几十毫安。
图3-2是七段LED数码管的引脚图和显示数字情况。
74LS47译码驱动器输出是低电平有效,所以配接的数码管须采用共阳极接法;
而74LS48译码驱动器输出是高电平有效,所以,配接的数码管须采用共阴极接法。
数码管常用型号有BS201、BS202等。
本设计中采用共阴极的
连接方式,使用时,共阴极接地,7个阳极a~g由相应的BCD七段译码器来驱动。
图3-2七段数码管
根据以上对74LS48驱动器、数码管及74LS279的介绍,以及对各个部分的
功能的充分了解我们可以设计出这部分的电路图,如图3-3所示:
图3-3抢答部分原理图
322定时部分
该部分主要由555定时器秒脉冲产生电路、十进制同步加减计数器74LS192减法计数电路、74LS48译码电路和1个七段数码管及相关电路组成。
完成的功能是:
当主持人按下开始抢答按钮后,进行9s倒计时,到Os时禁止选手抢答。
当有人抢答时,计时停止,并显示抢答剩余时间。
74LS192实现减
法计数,通过译码电路74LS48显示到数码管上,其时钟信号由时钟产生电路提供。
74LS192的预置数控制端实现预置数9s,计数器的时钟脉冲由秒脉冲电路提供。
按键弹起后,计数器开始减法计数工作,并将时间显示在共阴极七段数码显示管上,当有人抢答时,停止计数并显示此时的倒计时时间;
如果没有人抢答,且倒计时时间到时,输出低电平到时序控制电路,同时以后选手抢答无效。
555定时器是一种模拟和数字功能结合的中规模集成器件。
它成本低,性能可靠,只需外接几个电阻、电容,就可以实现多谢振荡器、单稳态触发器及施密特触发器等脉冲产生与变换电路。
它也常作为定时器广泛应用于仪器仪表、家用电器、电子测量及自动控制等方面。
555定时器的引脚图和功能表如图3-4和表3-1所示:
GND
1
8
VCC
TRIGGER
2
7
DISCHARGE
OUTPUT
3
6
THRESHOLD
RESET
4
5
CONTROLVOLTAGE
图3-4555定时器引脚图
R
Ui1
Ui2
UO
T的工作状态
X
导通
<
-7
3"
截止
-Z
3'
从也变化到夕
J
从>1该化到叙
>
lz
3常
标准秒脉冲产生电路如图3-5所示:
图3-5标准秒脉冲产生电路
图中电容C的放电时间和充电时间分别为ti=R2c>
n2"
0.7R2C,
t2=(Ri■R2)c>
n2:
0.7(RiR2)C。
于是从NE555的3端输出的脉冲的频率r11.43
f—
为t1t2(R12R2)c,结合我们的实际经验及考虑到元器件的成本,我
们选择的电阻值为R仁15KR2=68KC=10uF代入到上式中即得ffc1Hz,即秒脉冲。
将连接好的555定时器的输出端接在示波器上,呈现如图3-6所示的符合要求的方波:
图3-6秒脉冲方波显示
定时部分电路如图3-7所示:
示:
4-1和表4-1所
四、芯片管脚图和真值表
74LS00是四输入与非门电路,其管脚图和真值表分别如图
VccB4A4Y4时A3¥
1”
U
12
H
gb
A
-k
°
—
Al1
[7~
31Y
1A.
?
日;
2V
4I7
:
GND
图4-174LS00管脚图
Y=AB
Inputs
Output
B
Y
L
表4-174LS00真值表
74LS08是四输入与门电路,其管脚图和真值表分别如图4-2和表4-2所示:
A1
图4-274LS08管脚图
¥
=AB
74LS148为8线-3线优先编码器,其管脚图和真值表分别如图4-3和表4-3
所示:
OUTPUTS
图4-374LS148管脚图
INPUTS
El012
34567
A2A1AO
GSEO
HXXX
XXXXX
HH
LHHH
HHHHH
HL
LXXX
XXXXL
LL
LH
XXXLH
XXLHH
XLHHH
LHHHH
LXXL
LXLH
LILHH
74LS279是TTL集成的基本RS触发器,其管脚图如图4-4所示:
1RIQW2i2QGM)
图4-474LS279管脚图
基本RS触发器的功能表如表4-4所示:
RS
旷
)
]
D
(:
不用
表4-4基本RS触发器功能表
74LS48是BCDt段译码器,其管脚图和真值表分别如图4-5和表4-5所示:
Vtc
回冋冋冋[77]R71冋冋
f9abcde
)74LS48
BCLTBI/RBORSlDA
LJl2jUJlJJUJLdLLJL2J
图4-574LS48管脚图
Decimal
Outputs
Or
r^undion
LT
RBI
阳
Aa
Ai
Au
B4/RBO
a
b
c
d
e
f
g
0(Nole1)
1(Note1)
9
10
11
13
14
15
Bl(Naia2)
陌(Note3)
ET(Naia4)
HlDIS*TM^CO*
876
3555<
r1234*^
1111
GND昇TH#OVT*'
图4-6555定时器管脚图
共阴扱:
com援公共接地端
图4-7共阴极数码管管脚图
VqcPqMRTCoTCyPlP3
nnhtl冋商雨而冋m
'
74LS192
LJLLllJJLnLlJUJLLlLLl
PlQiQqCPdCPu0?
O3GNO
图4-874LS192管脚图
五、心得与体会
通过这次课程设计,我学会了许多课本上学不到的东西,同时也加强了我的动手、思考和解决问题的能力,受益匪浅。
通过老师的讲课,以及自己查找和了解各种芯片资料,我们从整体上有了大体的设计思路,每一步该实现怎么样的功能,怎么实现该功能。
为了弄懂芯片的功能,我从图书馆里借来了好几本书,同时也在网上找了资料了解逻辑功能,经过一番努力终于解决啦,还有其它的芯片的功能也要慢慢的去琢磨。
从前的学习过程过于浮浅,只是流于表面的理解,而现在要做课程设计,就不得不要求我们对所用到的知识有更深层次的理解。
因为课程设计的内容比及书本中的理论知识而言,更接近于现实生活,而理论到实践的转化往往是一个艰难的过程,它犹如一只拦路虎,横更在我们的面前。
但是我们毫不畏惧,因为我们相信我们能行。
通过这次课程设计使我懂得了理论与实际相结合是很重要的,只有理论知识是远远不够的,只有把所学的理论知识与实践相结合起来,从理论中得出结论,才能真正为社会服务,从而提高自己的实际动手能力和独立思考的能力。
在设计的过程中遇到问题,可以说得是困难重重,这毕竟第一次做的,难免会遇到过各种各样的问题,同时在设计的过程中发现了自己的不足之处,对以前所学过的知识理解得不够深刻,掌握得不够牢固。
调试阶段是最考验耐心的过程了,检查的过程需要十分的耐心和仔细,有时检查好几遍也看不出问题,很容易灰心丧气,这时候就需要静下心来,查找原因。
最后经过不懈努力,抢答器终于正常工作了,这让我体会到成功的喜悦和快乐。
在此次设计中,我复习了电子技术的知识,掌握了数字电路的一般设计方法,提高了电子电路实验技能及仪器使用能力,掌握了电子电路安装和调试的方法及故障排除的方法。
最大的收获就是学会了如何学以致用,并有所创新。
六、实物图
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 抢答