计算机组成原理-课后习题答案(白中英版)Word文档下载推荐.doc
- 文档编号:3575159
- 上传时间:2023-05-02
- 格式:DOC
- 页数:52
- 大小:818KB
计算机组成原理-课后习题答案(白中英版)Word文档下载推荐.doc
《计算机组成原理-课后习题答案(白中英版)Word文档下载推荐.doc》由会员分享,可在线阅读,更多相关《计算机组成原理-课后习题答案(白中英版)Word文档下载推荐.doc(52页珍藏版)》请在冰点文库上搜索。
8.内存:
一般由半导体存储器构成,装在底版上,可直接和CPU交换信息的存储器称为内存储
器,简称内存。
用来存放经常使用的程序和数据。
外存:
为了扩大存储容量,又不使成本有很大的提高,在计算机中还配备了存储容量更大的
磁盘存储器和光盘存储器,称为外存储器,简称外存。
外存可存储大量的信息,计算
机需要使用时,再调入内存。
CPU:
包括运算器和控制器。
基本功能为:
指令控制、操作控制、时间控制、数据加工。
适配器:
连接主机和外设的部件,起一个转换器的作用,以使主机和外设协调工作。
9.系统软件包括:
(1)服务程序:
诊断、排错等
(2)语言程序:
汇编、编译、解释等
(3)操作系统
(4)数据库管理系统
用途:
用来简化程序设计,简化使用方法,提高计算机的使用效率,发挥和扩大计算机的功能
及用途。
10.(略)
11.多级划分图见P16图1.6。
可分为:
微程序设计级、一般机器级、操作系统级、汇编语言级和
高级语言级。
用这种分级的观点来设计计算机,对保证产生一个良好的系统结构是有很大帮助的。
12.(略)
13.(略)
第二章
1.
(1)先把十进制数-35/64写成二进制小数:
(-35/64)10=(-100011/1000000)2=(-100011×
2-110)2=(-0.100011)2
令x=-0.100011B
∴[x]原=1.1000110(注意位数为8位)[x]反=1.0111001
[x]补=1.0111010 [x]移=0.0111010
(2)先把十进制数23/128写成二进制小数:
(23/128)10=(10111/10000000)2=(10111×
2-111)2=(0.0001011)2
令x=0.0001011B
∴[x]原=0.0001011 [x]反=0.0001011
[x]补=0.0001011 [x]移=1.0001011
(3)先把十进制数-127写成二进制小数:
(-127)10=(-1111111)2
令x=-1111111B
∴[x]原=1.1111111 [x]反=1.0000000
[x]补=1.0000001 [x]移=1.0000001
(4)令x=-1.000000B
∴原码、反码无法表示
[x]补=1.0000000 [x]移=0.0000000
(5)令Y=-1=-0000001B
∴[Y]原=10000001 [Y]反=11111110
[Y]补=11111111 [Y]移=01111111
2.a0=1,a1=0,a2,…,a6=1…1。
3.
(1)11111111110111111111111111111111
(2)11111111111000000000000000000000
(3)11111111110111111111111111111111~01111111111000000000000000000000
(4)00000000000000000000000000000001~00000000001111111111111111111111
4.
(1)27/64=11011B×
=0.011011B=0.11011B×
浮点规格化数:
11110110110000
(2)-27/64=-11011B×
=-0.011011B=-0.11011B×
11111001010000
5.
(1)先写出x和y的变形补码再计算它们的和
[x]补=00.11011[y]补=00.00011
[x+y]补=[x]补+[y]补=00.11011+00.00011=0.11110
∴x+y=0.1111B无溢出。
(2)先写出x和y的变形补码再计算它们的和
[x]补=00.11011[y]补=11.01011
[x+y]补=[x]补+[y]补=00.11011+11.01011=00.00110
∴x+y=0.0011B无溢出。
(3)先写出x和y的变形补码再计算它们的和
[x]补=11.01010[y]补=11.11111
[x+y]补=[x]补+[y]补=11.01010+11.11111=11.01001
∴x+y=-0.10111B无溢出
6.
(1)先写出x和y的变形补码,再计算它们的差
[x]补=00.11011[y]补=11.00001[-y]补=00.11111
[x-y]补=[x]补+[-y]补=00.11011+00.11111=01.11010
∵运算结果双符号不相等∴为正溢出
X-Y=+1.1101B
(2)先写出x和y的变形补码,再计算它们的差
[x]补=00.10111[y]补=00.11011[-y]补=11.00101
[x-y]补=00.10111+11.00101=11.11100
∴x-y=-0.001B无溢出
(3)先写出x和y的变形补码,再计算它们的差
[x]补=00.11011[y]补=11.01101[-y]补=00.10011
[x-y]补=[x]补+[-y]补=00.11011+00.10011=01.01110
X-Y=+1.0111B
7.
(1)用原码阵列乘法器计算:
[x]补=0.11011[y]补=1.00001
(0) 1 1 0 1 1
×
)
(1) 0 0 0 0 1
----------------------------------
(0) 1 1 0 1 1
(0) 0 0 0 0 0
(0) 0 0 0 0 0
(0) 0 0 0 0 0
(0) 0 0 0 0 0
(0)
(1)
(1)(0)
(1)
(1)
-----------------------------------------
(1) 0 0 1 0 1 1 1 0 1 1
[x×
y]补=1.0010111011
∴x×
y=-0.1101000101
8.
(1)[x]原=[x]补=0.11000 [-∣y∣]补=1.00001
被除数X 0.11000
+[-∣y∣]补1.00001
----------------------
余数为负1.11001→q0=0
左移1.10010
+[|y|]补 0.11111
余数为正0.10001→q1=1
左移1.00010
+[-|y|]补1.00001
余数为正0.00011→q2=1
左移0.00110
余数为负1.00111→q3=0
左移0.01110
余数为负1.01101→q4=0
左移0.11010
余数为负1.11001→q5=0
余数0.11000
故[x÷
y]原=1.11000即x÷
y=-0.11000B
余数为0.11000B×
9.
(1)将y规格化得:
y=×
(-0.111100)
[x]浮=1101,00.100101[y]浮=1101,11.000100[-y]浮=1101,00.111100
①对阶
[ΔE]补=[Ex]补+[-Ey]补=1101+0011=0000
∴Ex=Ey
②尾数相加
相加 相减
00.100101 00.100101
+11.000100 +00.111100
------------ --------------
11.101001 01.100001
[x+y]浮=1101,11.101001 左规[x+y]浮=1100,11.010010
∴x+y=×
(-0.101110)
[x-y]浮=1101,01.100001 右规[x-y]浮=1110,00.1100001
舍入处理得[x-y]浮=1110,00.110001
∴x-y=×
0.110001
(2)[x]浮=1011,11.101010[y]浮=1100,00.010110[-y]浮=1100,11.101010
[ΔE]补=[Ex]补+[-Ey]补=1011+0100=1111
∴△E=-1[x]浮=1100,11.110101(0)
②尾数相加
11.110101(0) 11.110101(0)
+00.010110 +11.101010
-------------- ------------------
00.001011(0) 11.011111(0)
[x+y]浮=1100,00.001011(0)左规[x+y]浮=1010,00.1011000
∴x+y=×
0.1011B
[x-y]浮=1100,11.011111(0)
∴x-y=×
(-0.100001B)
13.
(1)串行进位方式:
C1=G1+P1C0其中:
G1=A1B1,P1=A1⊕B1
C2=G2+P2C1 G2=A2B2,P2=A2⊕B2
C3=G3+P3C2 G3=A3B3,P3=A3⊕B3
C4=G4+P4C3 G4=A4B4,P4=A4⊕B4
(2)并行进位方式:
C1=G1+P1C0
C2=G2+P2G1+P2P1C0
C3=G3+P3G2+P3P2G1+P3P2P1C0
C4=G4+P4G3+P4P3G2+P4P3P2G1+P4P3P2P1C0
其中G1-G4,P1-P4表达式与串行进位方式相同。
14.
(1)组成最低四位的74181进位输出为:
C4=G+PC0,C0为向第0位的进位
其中:
G=y3+x3y2+x2x3y1+x1x2x3y0,P=x0x1x2x3
所以:
C5=y4+x4C4
C6=y5+x5C5=y5+x5y4+x5x4C4
(2)设标准门延迟时间为T,"
与或非"
门延迟时间为1.5T,则进位信号C0由最低位传送至C6需经一个反相器,两级"
门,故产生C6的最长延迟时间为:
T+2×
1.5T=4T
(3)最长求和时间应从施加操作数到ALU算起:
第一片74181有3级"
门(产生控制参数x0,y0Cn+4),第二、第三片74181共2级反相器和2级"
门(进位链),第四片74181求和逻辑(1级"
门和1级半加器,其延迟时间为3T),故总的加法时间为:
T=3×
1.5T+2T+2×
1.5T+1.5T+1.5T+3T=14T
17.设计能完成加、减、乘、除运算的16位定点补码运算器框图。
分析各寄存器作用:
加 减 乘 除
A 被加数→和 同左 初始为0 被除数→余数
部分积→乘积(H) 除数
B 加数 同左 被乘数
C -- -- 乘数→乘积(L) 商
∴A:
累加器(16位),具有输入、输出、累加功能及双向移位功能;
B:
数据寄存器(16位),具有输入、输出功能;
C:
乘商寄存器(16位),具有输入、输出功能及双向移位功能。
画出框图:
第三章
1.有一个具有20位地址和32位字长的存储器,问:
(1)该存储器能存储多少个字节的信息?
(2)如果存储器由512K×
8位SRAM芯片组成,需要多少芯片?
(3)需要多少位地址作芯片选择?
解:
(1)∵220=1M,∴该存储器能存储的信息为:
1M×
32/8=4MB
(2)(1000/512)×
(32/8)=8(片)
(3)需要1位地址作为芯片选择。
2.已知某64位机主存采用半导体存储器,其地址码为26位,若使用256K×
16位的DRAM芯片组成该机所允许的最大主存空间,并选用模块板结构形式,问:
(1)每个模块板为1024K×
64位,共需几个模块板?
(2)个模块板内共有多少DRAM芯片?
(3)主存共需多少DRAM芯片?
CPU如何选择各模块板?
(1). 共需模块板数为m:
m=÷
=64(块)
(2).每个模块板内有DRAM芯片数为n:
n=(/)×
(64/16)=16(片)
(3)主存共需DRAM芯片为:
16×
64=1024(片)
每个模块板有16片DRAM芯片,容量为1024K×
64位,需20根地址线(A19~A0)完成模块
板内存储单元寻址。
一共有64块模块板,采用6根高位地址线(A25~A20),通过
6:
64译码器译码产生片选信号对各模块板进行选择。
3.用16K×
8位的DRAM芯片组成64K×
32位存储器,要求:
(1)画出该存储器的组成逻辑框图。
(2)设存储器读/写周期为0.5μS,CPU在1μS内至少要访问一次。
试问采用哪种刷新方式比较合理?
两次刷新的最大时间间隔是多少?
对全部存储单元刷新一遍所需的实际刷新时间是多少?
(1)组成64K×
32位存储器需存储芯片数为
N=(64K/16K)×
(32位/8位)=16(片)
每4片组成16K×
32位的存储区,有A13-A0作为片内地址,用A15A14经2:
4译码器产生片选信号,逻辑框图如下所示:
(2)依题意,采用异步刷新方式较合理,可满足CPU在1μS内至少访问内存一次的要求。
设16K×
8位存储芯片的阵列结构为128行×
128列,按行刷新,刷新周期T=2ms,则异步
刷新的间隔时间为:
则两次刷新的最大时间间隔发生的示意图如下
可见,两次刷新的最大时间间隔为tmax
tmax=15.5-0.5=15(μS)
对全部存储单元刷新一遍所需时间为tR
tR=0.5×
128=64 (μS)
7.某机器中,已知配有一个地址空间为0000H-3FFFH的ROM区域。
现在再用一个RAM芯片(8K×
8)形成40K×
16位的RAM区域,起始地址为6000H,假定RAM芯片有和信号控制端。
CPU的地址总线为A15-A0,数据总线为D15-D0,控制信号为R/(读/写),(访存),要求:
(1)画出地址译码方案。
(2)将ROM与RAM同CPU连接。
(1)依题意,主存地址空间分布如右图所示,可选用2片27128(16K×
8位)的EPROM作为
ROM区;
10片的8K×
8位RAM片组成40K×
16位的RAM区。
27128需14位片内地址,而RAM需13位
片内地址,故可用A15-A13三位高地址经译码产生片选信号,方案如下:
(2)
8.存储器容量为64M,字长64位,模块数m=8,分别用顺序方式和交叉方式进行组织。
存储周期T=100ns,数据总线宽度为64位,总线周期τ=10ns.问顺序存储器和交叉存储器的带宽各是多少?
信息总量:
q=64位×
8=512位
顺序存储器和交叉存储器读出8个字的时间分别是:
t2=mT=8×
100ns=8×
10(s)
t1=T+(m-1)=100+7×
10=1.7×
顺序存储器带宽是:
W2=q/t2=512÷
(8×
10)=64×
10(位/S)
交叉存储器带宽是:
W1=q/t1=512÷
(1.7×
10)=301×
10(位/S)
9.CPU执行一段程序时,cache完成存取的次数为2420次,主存完成存取的次数为80
次,已知cache存储周期为40ns,主存存储周期为240ns,求cache/主存系统的效率和平均访问时间。
先求命中率h
h=nc/(nc+nm)=2420÷
(2420+80)=0.968
则平均访问时间为ta
ta=0.968×
40+(1-0.968)×
240=46.4(ns)
r=240÷
40=6
cache/主存系统的效率为e
e=1/[r+(1-r)×
0.968]=86.2%
10.已知Cache存储周期40ns,主存存储周期200ns,Cache/主存系统平均访问时间为50ns,求Cache的命中率是多少?
∵ta=tc×
h+tr×
(1-h)
∴h=(ta-tr)/(tc-tr)=(50-200)/(40-200)=15/16=0.94
11.主存容量为4MB,虚存容量为1GB,则虚存地址和物理地址各为多少位?
如页面大小为4KB,则页表长度是多少?
已知主存容量为4MB,虚存容量为1GB
∵=4M∴物理地址为22位
又∵=1G∴虚拟地址为30位
页表长度为1GB÷
4KB=230÷
212=218=256K
14.假设主存只有a,b,c三个页框,组成a进c出的FIFO队列,进程访问页面的序列是0,1,2.4,2,3,0,2,1.3,2号。
用列表法求采用LRU替换策略时的命中率。
∴命中率为
15.从下列有关存储器的描述中,选择出正确的答案:
A.多体交叉存储主要解决扩充容量问题;
B.访问存储器的请求是由CPU发出的;
C.Cache与主存统一编址,即主存空间的某一部分属于Cache;
D.Cache的功能全由硬件实现。
D
16.从下列有关存储器的描述中,选择出正确的答案:
A.在虚拟存储器中,外存和主存一相同的方式工作,因此允许程序员用比主存空间大得
多的外存空间编程;
B.在虚拟存储器中,逻辑地址转换成物理地址是由硬件实现的,仅在页面失效时才由操
作系统将被访问页面从外存调到内存,必要时还要先把被淘汰的页面内容写入外存;
C.存储保护的目的是:
在多用户环境中,既要防止一个用户程序出错而破坏系统软件或
其他用户程序,又要防止一个用户访问不是分配给他的主存区,以达到数据安全和保
密的要求。
C
第四章
1.ASCll码是7位,如果设计主存单元字长为32位,指令字长为12位,是否合理?
为什
么?
指令字长设计为12位不是很合理。
主存单元字长为32位,一个存储单元可存放4个ASCII码,
余下4位
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 计算机 组成 原理 课后 习题 答案 白中英版