数字时钟课程设计2.docx
- 文档编号:3132884
- 上传时间:2023-05-05
- 格式:DOCX
- 页数:13
- 大小:486.63KB
数字时钟课程设计2.docx
《数字时钟课程设计2.docx》由会员分享,可在线阅读,更多相关《数字时钟课程设计2.docx(13页珍藏版)》请在冰点文库上搜索。
数字时钟课程设计2
引言
数字钟已成为人们日常生活中必不可少的必需品,广泛用于个人家庭以及办公室等公共场所,给人们的生活、学习、工作、娱乐带来极大的方便。
由于数字集成电路技术的发展和采用了先进的石英技术,使数字钟具有走时准确、性能稳定、携带方便等优点,它还用于计时、自动报时及自动控制等各个领域。
尽管目前市场上已有现成的数字钟集成电路芯片出售,价格便宜、使用也方便,但鉴于数字钟电路的基本组成包含了数字电路的主要组成部分,因此进行数字钟的设计是必要的。
在这里我们将已学过的比较零散的数字电路的知识有机的、系统的联系起来用于实际,来培养我们的综合分析和设计电路的能力。
本次设计以数字电子为主,实现对时、分、秒数字显示的计时装置,周期为24小时,显示满刻度为23时59分59秒,并具有校时功能的数字电子钟。
电路主要采用中规模TTL集成电路.本系统的设计电路由脉冲逻辑电路模块、时钟脉冲模块、时钟译码显示电路模块、校时模块等几部分组成。
1系统设计
1.1数字计时器的原理
它由石英晶体振荡器、分频器、计数器、译码器、显示器和校时电路组成,石英晶体振荡器产生的标准信号送入分频器,分频器将时标信号分频为每秒一次的方波作为秒脉冲送入计数器计数,并把累计的结果以计数结果以“时”、“分”、“秒”译码器显示出来。
其中“秒”的显示有两级计数器和译码器组成的六十进制计数器实现,“分”的显示亦同,而“时”的显示则由两级计数器和译码器组成的二十四进制计数电路实现。
1.2设计思路
数字电子钟的原理方框图如图
(1)所示。
干电路系统由秒信号发生器,"时、分、秒计数器、译码器及显示器、校时电路组成。
秒信号发生器是整个系统的时基信号,它直接决定计时系统的精度,一般用石英晶体振荡器加分频器来实现,也可以采用多谐振荡器加分频器实现。
将标准秒信号送入"秒计数器","秒计数器"采用60进制计数器,每累计60秒发一个"分脉冲"信号,该信号将作为"分计数器"的时钟脉冲。
"分计数器"也采用60进制计数器,每累计60分钟,发出一个"时脉冲"信号,该信号将被送到"时计数器"。
"时计数器"采用24进制计时器,可实现对一天24小时的累计。
译码显示电路将"时"、"分"、"秒"计数器的输出状态经过七段显示译码器译码,通过六位LED七段显示器显示出来。
校时电路是用来对"时"、"分"、"秒"显示数字进行校对调整的。
图1数字电子钟的原理方框图
2电路设计
2.1秒信号电路
它是数字电子钟的核心部分,它的精度和稳定度决定于数字中的质量.通常晶体振荡器发出的脉冲经过整形、分频获得1Hz的秒脉冲。
多谐振荡器电路与分频电路如图2.1所示。
多谐振荡器与分频电路为计数器提供计数脉冲和为计数器提供校时脉冲。
f=1/0.7(R1+2*R2)C1
多谐振荡器的频率设计为2Hz,R1为50kΩ,C1为4.7μF。
f=1/0.7(R1+2*R2)C1=1/0.7(50+2*51)*103*4.7*10-6≈2Hz
多谐振荡器产生的2Hz脉冲信号经过CD4013组成的分频器,进行2分频,输出1Hz的秒脉冲为计数器的计数脉冲。
2.2计数器电路
时间计数电路由秒个位和秒十位计数器、分个位和分十位计数器及时个位和时十位计数器电路构成,其中秒个位和秒十位计数器、分个位和分十位计数器为60进制计数器,时个位和时十位计数器为24进制计数器,3个计时电路是74LS90采用8421BCD码制实现,每个计时电路需2片74LS90,一个作为个位计数器,另一个为十位计数器。
(1)秒计时器:
输入1Hz的CP脉冲信号,当个位计数值达到最大值“9”时,出1个CP脉冲,同时将计数器清0。
(2)分计时器:
接收秒计时电路送来的CP脉冲信号,当个位计数值达到最大值“9”时,向十位计数器输送1个CP脉冲;当十位计数器达到“6”时,向时计时电路输出1个CP脉冲,同时将计数器清0。
图2.1多谐振荡器电路与分频电路
(3)时计时器:
接收分计时电路送来的CP脉冲信号,当计数值为“09”或“19”时,个位计数器向十位计数器输送1个CP脉冲,当计数值达到“24”时,计数器清0。
2.2.1集成异步计数器74LS90
74LS90是异步二—五—十进制加法计数器,它既可以作六进制加法计数器,又可作十进制加法计数器。
通过不同的连接方式,74LS90可以实现四种不同的逻辑功能;而且还可借助MR1、MR2对计数器清零,借助MS1、MS2将计数器置9。
其具体功能详述如下:
(1)若将CLK1和Q0相连,计数脉冲由CLK0输入,Q3Q2Q1Q0作为输出端,则构成异步8421码十进制加法计数器
(2)在十进制加法计数器(8421码)的基础上,将Q1端接MR1,Q2端接Q1
(3)清零,置9功能。
a)异步清零
当MR1、MR2均为“1”;MS1、MS2中有“0”时,实现异步清零功能,即Q3Q2Q1Q0=0000。
置9功能
当MS1、MS2均为“1”;MR1、MR2中有“0”时,实现置9功能,即Q3Q2Q1Q0=1001。
2.2.2秒计数器电路
秒个位计数单元为10进制计数器,无需进制转换,只需将Q0与CLK1(下降沿有效)相连即可。
CLK0(下降没效)与1HZ秒输入信号相连,Q3可作为向上的进位信号与十位计数单元的CLK0相连。
秒十位计数单元为6进制计数器,需要进制转换。
将10进制计数器转换为6进制计数器的电路连接方法如图2.2所示,其中Q2可作为向上的进位信号与分个位的计数单元的CLK0相连。
分个位和分十位计数单元电路结构分别与秒个位和秒十位计数单元完全相同,只不过分个位计数单元的Q3作为向上的进位信号应与分十位计数单元的CLK0相连,分十位计数单元的Q2作为向上的进位信号应与时个位计数单元的CLK0相连如图2.2.2。
图2.210进制——6进制计数器转换电路
2.2.3分计数器电路
分计数器电路与秒计数器电路一样,采用的都是74LS90的8421码制异步清零接成60进制。
图2.2.2六十进制计时电路
2.2.4时计数器电路
时个位计数单元电路结构仍与秒或个位计数单元相同,但是要求,整个时计数单元应为24进制计数器,所以在两块74LS90构成的100进制中截取24,就得在24的时候进行异步清零如图2.2.4。
图2.2.4二十四进制计时电路
2.3译码显示电路
选用器件时应当注意译码器和显示器件相互配合。
一是驱动功率要足够大,二是逻辑电平要匹配秒计数器、分计数器、和时计数器的计数分别输送给各自的显示译码器CD4511,在数送给各自的数码管,显示出时、分、秒的计时。
2.3.1译码和数码显示电路原理
译码和数码显示电路是将数字钟的计时状态直观清晰地反映出来,被人们的视觉器官所接受。
显示器件选用LED七段数码管。
在译码及数码显示电路输出信号的驱动下,显示出清晰直观的数字符号。
CD4511是一个用于驱动共阴极LED(数码管)显示器的BCD码—七段码译码器,特点:
具有BCD转换、消隐和锁存控制、七段译码及驱动功能的CMOS电路能提供较大的拉电流。
可直接驱动LED显示器
2.3.2CD4511集成电路
CD4511是一种8421BCD码向8段数码管各引脚码的转换器。
当在其四个输入端输入8421BCD码时,其7个输出端可直接输出供7段数码管使用的信号。
其引脚图如图2.3.1所示。
图2.3.1CD4511引脚图
表2.3CD4511逻辑功能表
输入
输出
LE
D
C
B
A
g
f
e
d
c
b
a
字符
测灯
0
×
×
×
×
×
×
1
1
1
1
1
1
1
8
灭零
1
0
×
0
0
0
0
0
0
0
0
0
0
0
消隐
锁存
1
1
1
×
×
×
×
显示LE=0→1时数据
译码
1
1
0
0
0
0
0
0
1
1
1
1
1
1
0
1
1
0
0
0
0
1
0
0
0
0
1
1
0
1
1
1
0
0
0
1
0
1
0
1
1
0
1
1
2
1
1
0
0
0
1
1
1
0
0
1
1
1
1
3
1
1
0
0
1
0
0
1
1
0
0
1
1
0
4
1
1
0
0
1
0
1
1
1
0
1
1
0
1
5
1
1
0
0
1
1
0
1
1
1
1
1
0
0
6
1
1
0
0
1
1
1
0
0
0
0
1
1
1
7
1
1
0
1
0
0
0
1
1
1
1
1
1
1
8
1
1
0
1
0
0
1
1
1
0
0
1
1
1
9
根据CD4511的逻辑功能表可知,当
和
输入为1而输入为0时其7个输出端分别输出一定的信号。
只需将这些信号接入8段数码管相对应的引脚即可使其显示我们所需要的数字。
然而实际上我们需要在每个CD4511的输出端和数码管相应的输入端之间接入一个阻值为330Ω的电阻以防电流过大使数码管烧毁。
显示部分电路如图2.3.2所示。
图2.3.2显示部分电路
图中左侧四个输入端分别连接CD4511的4个输出端。
这样8段数码管就可以正常显示计数器所记载的数字编码了。
由于电路的显示部分不会出现小数,故8端数码管的小数点引脚悬空。
2.4校时电路
当数字时钟与实际时间不符时,需要根据标准时间校正。
校时电路如图所示:
该电路能对时、分、秒分别校准。
原理如下:
其中CP0为秒计时脉冲,CP1为分计时脉冲,CP2为时计时脉冲。
当校“秒”时,将开关S1闭合,此时门电路A9被封锁,1HZ信号的脉冲不能进入到“秒计数器”中,此时暂停秒计时,如果数字钟与标准时间一致,断开S1,数字钟秒显示与标准时间秒计时同步进行,“秒”位校时完。
当校“分”时,将开关S2闭合,由于A7、A8输出为高电平,秒十位的进位就不能通过A6、A7向分计时器CP1进位,此时1HZ脉冲信号按秒节奏计数,如果分计数器的显示与标准时间一致,断开S1,与非门A5被封锁,此时秒十位的进位信号通过A6、A7向CP1进位,“分”位校时完。
校“时”与校“分”同理如图2.4。
图2.4校时电路图
3安装与调试
1首先调试多谐振荡器。
用示波器观察多谐振荡器输出波形,确定多谐振荡器是否正常工作,振荡频率是否是2Hz。
调节电位器Rw,使多谐振荡器产生频率为2Hz的方波信号。
2调试分频器。
用示波器观察分频器输出波形,确定信号频率是否是1Hz。
3调试计数、译码显示电路。
将秒信号输送给秒计数器、分计数器、和时计数器,观察各计数器是否工作正常。
4调试校时电路。
观察校时电路是否起到校时作用。
5整体调试。
各部分电路连接起来,观察电子钟是否正常工作。
4软件仿真
4.1仿真软件
环境:
Multisim10软件
学习使用Multisim10软件,学会从该软件上找到所需的芯片及元器件,由秒向时部分依次进行设计并逐步仿真,从而发现问题能及时解决。
4.2计数器电路仿真
4.2.1六十进制计数器电路仿真如图4.2.1
图4.2.1六十进制仿真
4.2.2二十进制计数器电路仿真如图4.2.2
图4.2.2二十四进制仿真
4.3校时电路仿真
仿真只对时校时电路进行了仿真,其它一样,仿真如图4.3所示:
图4.3校时电路仿真
5结论
我们学习了数字电子电路和模拟电子电路,对电子技术有了一些初步了解,但那都是一些理论的东西。
通过这次数字电子钟的课程设计,我们才把学到的东西与实践相结合。
从中对我们学的知识有了更进一步的理解。
在此次的数字钟设计过程中,更进一步地熟悉了芯片的结构及掌握了各芯片的工作原理和其具体的使用方法。
也锻炼了自己独立思考问题的能力和通过查看相关资料来解决问题的习惯。
虽然这只是一次简单的课程设计,但通过这次课程设计我们了解了课程设计的一般步骤,和设计中应注意的问题。
设计本身并不是有很重要的意义,而是同学们对待问题时的态度和处理事情的能力。
至于设计的成绩无须看的太过于重要,而是设计的过程,设计的思想和设计电路中的每一个环节,电路中各个部分的功能是如何实现的。
各个芯片能够完成什么样的功能,使用芯片时应该注意那些要点。
同一个电路可以用那些芯片实现,各个芯片实现同一个功能的区别。
另外,我们设计要从市场需求出发,既要有强大的功能,又要在价格方面比同等档次的便宜。
在这次设计过程中,我也对Multisim10,Protel99SE等软件有了更进一步的了解,这使我在以后的工作中更加得心应手。
参考文献
[1]黄智伟.基于NIMultisim的电子电路计算机仿真设计与分析[M].北京:
电子工业出版社,2008:
268~272.
[2]彭介华.电子技术课程设计指导[M].北京:
高等教育出版社,1997.
[3].(备注:
査找集成芯片的网站).
[4]康华光.电子技术基础数字部分[M].北京:
高等教育出版社,2005:
127~192.
[5]毕满清.电子技术实验与课程设计[M].北京:
机械工业出版社,1995.
[6]陈明义.电工电子技术课程设计指导[M].长沙:
中南大学出版社,2002.
[7]康光华.电子技术基础模拟部分[M].北京:
高等教育出版社,2005.
[8]韩焱.数字电子技术基础[M].北京:
电子工业出版社,2009.
[9]梁宗善.电子技术基础课程设计[M].武汉:
华中科技大学出版社,2009.
[10]张伟.Protel99SE实用教程[M].北京:
人民邮电出版社,2008.
[11]邹其洪.EDA技术实验教程[M].北京:
中国电力出版社,2009.
附录二
供参考选择的元器件
(1)七段显示器(共阴极)6片(5)CD40131片
(2)74LS906片(6)74HC009片
(3)555多谐振荡器1片(7)74HC042片
(4)CD45116片(8)电阻、电容、导线等
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 数字 时钟 课程设计
![提示](https://static.bingdoc.com/images/bang_tan.gif)