基于ARM与FPGA图像采集存储系统设计.docx
- 文档编号:2801951
- 上传时间:2023-05-04
- 格式:DOCX
- 页数:11
- 大小:22.88KB
基于ARM与FPGA图像采集存储系统设计.docx
《基于ARM与FPGA图像采集存储系统设计.docx》由会员分享,可在线阅读,更多相关《基于ARM与FPGA图像采集存储系统设计.docx(11页珍藏版)》请在冰点文库上搜索。
基于ARM与FPGA图像采集存储系统设计
2009年第11期计算机与现代化
JISUANJIYUXIANDAJ【HUA总第171期
文章编号:
1006-2475(200911-0143-04
基于ARM与FPGA图像采集存储系统设计赵皆升,王琪
(南昌航空大学电子信息工程学院,江西南昌330063
摘要:
it计实现了一种基于ARM与FPGA高速图像采集存储系统。
该系统采用视频编码芯片SAA7113和FPGA实现高速视频采集,采集数据经由ARM处理器读取并存储到大容量硬盘存储器,为数字图像的后续处理提供了可能。
关键词:
¥3C2410;SAA7113:
FleA;视频采集;硬盘存储器
中图分类号:
TP391文献标识码:
Adoi:
10.3969/j.issn.1006-2475.2009.11.041
DesignofImageAcquisitionandStorageSystemBasedonARMandFPGA
ZHAOJie—sheng,WANGQi
(SchoolofElectronicsandInformationEngineering,NanchangHmlgkongUniversity,Nanchang330063,China
Abstract:
Thispaperdesignsahigh-speedimageacquisitionandstoragesystemsbasedonARMandFPGA.ThesystemtlsesSAA7113videoencoderchipsandFPGAtoachievehigh—speedvideocapture,thedataisreadandputintohigh—capacityharddiskstoragememorybytheARM
processor.Itispossiblefordigitalimagestobedealtwithfollow・up.
Keywords:
¥3C2410;SAA7113;FPGA;video-acquisition;hs_,ddiskstorage
0引言
随着社会的发展,科技的进步,基于图像的应用越来越广泛,这些领域包括航空航天、生物医学工程、工业检测、机器人视觉、公安司法、军事制导以及文化艺术等。
现代图像的应用技术基本上都是基于数字图像处理技术。
这就要求我们把模拟图像信号转换成可以被高速处理器进行处理的数字信号。
同时由于图像数据量较大,必须有足够的存储空间来满足应用的需求。
随着微电子技术的发展以及海量存储技术的突破,各种功能强大的集成电路层出不穷,存储部件容量越来越大,成本越来越低,使得数字化的图像采集与海量存储系统成为可能。
基于ARM与FleA图像采集存储系统结构简单,可靠性高,速度较快,成本低,可扩展性好,功耗较低,存储容量大,性价比高,能满足绝大部分应用需求。
是未来图像采集存储的发展方向。
1系统整体架构
系统整体架构如图l所示,CCD摄像头输出的模拟视频信号经由SAA7113转换成数字信号,由FP-GA缓存在高速存储器SRAM中。
ARM处理器读取缓存存储器中的数据存储在大容量硬盘存储器中,供后续处理使用。
囤
图1系统整体结构
2前端YUV格式高速图像采集部分2.1SAA7112功能说明
本系统前端图像采集部分采用Philips公司S√蝴113的视频编码芯片。
SJ蝴113采用CMOS工艺,内部包含四路模拟处理通道,可以选择视频源并可
收稿日期:
2008一10-27
作者简介:
赵皆升(1981一,男,江苏丰县人,南昌航空大学电子信息工程学院硕士研究生,研究方向:
工业过程检测与自动化技术;王琪(1958-,男,教授、硕士生导师,研究方向:
遥控遥测技术,工业过程检测与自动化技术。
万方数据
计算机与现代化2009年第11期
抗混叠滤波,同时还可以进行模数变换、自动钳位、自动增益控制、时钟产生、多制式解码等,另外还可对亮度、对比度和饱和度进行控制。
SAA7113输入可以为4路CVBS(复合视频广播信号或2路s视频信号,输出为8位符合ITU656标注的YUV4:
2:
2格式的数据。
SAA7113芯片中的场同步信号VREF、行同步信号HREF、奇偶场信号、像素时钟信号uC都由管脚直接引出,从而省去了以往时钟同步电路的设计,其可靠性也有所提高。
系统内部锁相环技术的集成使可靠性有了很大的提高,并极大地降低了设计复杂度。
因此,利用SAA7113可为视频信号的数字化应用(如多媒体领域、数字电视、图像处理、视频监控、可视电话、视频桌面系统等领域提供极大的方便。
SAA7113应用电路图如图2所示。
图2SAA7113应用电路
2.2SAA7113功能配置
采用SAA7113视频编码芯片之前,必须通过IIC总线对其进行配置,使其输人输出的信号符合我国视频标准。
本系统控制主板采用的处理器为三星公司¥3C2410,内部集成IIC总线结构。
利用ARM的IIC总线接口对SAA7113进行初始化控制,可方便地构成SAA7113的开发系统。
SAA7113的地址从00H开始,其中14H,18H-1EH,20H.3FH,63H—FFH均为保留地址,没有用到。
00H,IFH,60H-62H为只读寄存器,只有以下寄存器可以读写:
00H-0SH(前端输入通道部分,06H一13H,15H-17H(解码部分,40u-60u(常规分离数据部分,详细的内部寄存器控制位的功能含义,请详见文献[1]。
¥3C2410芯片通过IIC总线SDA端口传输数据,在SDA线上每次传输的数据应该是8位长度的,开始信号之后的第一个字节应该是地址域。
当IIC总线工作在控制模式时,地址域是由¥3C2410芯片内部的IIC总线控制器传输。
每传输一个字节后,必须给一应答信号(ACK。
数据域地址域的MSB位(最高位总是最先传输。
¥3C2410向SAA7113写配置数据的格式如下:
卜I从跫址IR/W憾I。
。
等,憾I终止
通过向SAA7113内部寄存器中写入相应数值,配置其工作状态为:
A11l输入CVBS复合电视信号,模拟抗混叠滤波器和自动增益控制开通,自动检测奇偶场,自动分辨PAL和NTSCM制式,ITU656标准输出格式,输出数据格式位YUV:
4:
2:
2。
RTSO设置为水平输出参考信号HREF(行有效信号;RTSl设置为垂直输出参考信号(VREF和奇偶场标志信号。
RTS0为高电平表示一行有效像素,低电平表示场消隐信号。
RTSl的上升沿表示有效奇场图像的开始,同时它也被用来表示帧图像开始的信号;RTSl的下降沿表示有效的偶场图像开始输出。
图像采集同步信号时序如图3所示。
靴厂—]一—r一假“’L竺J.堕.1
图3图像数据采集同步信号时序图
2.3图像采集功能实现
为了获得更好的通用性。
本系统选取CCD摄像机输出的CVBS(符合电视广播信号作为视频源输入。
我国采用的是50HzPAL电视信号,每秒25帧
万方数据
2009年第ll期赵皆升等:
基于ARM与FPGA图像采集存储系统设计.145
图像,每帧625行,其中576行有效(当VREF为高电平时,每行864个像索,其中720个像素有效(当HREF为高电平时,即每帧图像的实际分辨率为720X576。
SAA7113按奇偶场输出,每场288有效行,每行720个有效像素,视频格式为YUN4:
2:
2。
图像采集存储系统需要对SAA7113输出的数据进行掐头去尾。
从864×625数据中提取有效的720×576图像数据,该部分由即GA根据SAA7113输出的同步信号进行控制。
基于FPGA设计的视频采集控制器以像素输出时钟LLC为同步时钟,以加法器的方式产生场存储器的地址。
当奇偶场标志位为奇场时,生成的地址为奇场地址,否则为偶场地址。
由于视频数据不断地输出,如果让处理器不问断地读取数据是不现实的,必须要有适当的缓存使处理器经过一段时间后读取缓存内的数据。
SAA7113是以场为单位输出视频数据的,采用乒乓切换的方法。
如图4所示,整个缓存结构由切换控制电路和两块512k宰8高速SRAM组成。
奇数场有效时,切换控制电路将SAA7113输出的视频数据写入奇场SRAM,同时ARM处理器取出缓存在偶场SARM中的偶场数据,并存储到硬盘存储器中;偶数场有效时,将SAA7113输出的视频数据写入偶场SRAM。
同时ARM处理器取出缓存在奇场SRAM中的数据存储到硬盘存储器中。
竖
-
I-//LEF
FPGA
Ⅱ,tC6Q240C6
图4图像采集缓存架构
3图像数据存储
图像数据量较大,随着现代海量存储技术的迅速发展,存储成本大幅降低。
本系统采用IDE接口硬盘存储器,它主要是将硬盘控制器与盘体集成在一起。
以减少硬盘接口的电缆数目和电缆长度,从而增强数据传输的可靠性。
IDE是典型的主从模式接口,常用的有40针、44针和68针3种。
在IDE接口标准中,除了对AT总线上的信号作必要的控制外,其他信号基本上被原封不动地送往硬盘控制器。
IDE接口的硬盘驱动器有两种数据传输模式:
PIO模式和DMA模式。
PIO模式的控制相对容易,提供一种编程控制输Ⅳ输出传输方法。
该模式采用高速的数据I/O,以扇区为单位,用中断请求方式与CPU进行批量数据交换。
在扇区读写操作时,一次按16位长度通过内部的高速PIO数据寄存器传输。
通常情况下,数据传输以扇区为单位,每传输一扇区数据产生一个中断。
DMA传输模式有两点与PIO传输模式不同之处,一个是数据传输采用DMA通道,另一个是中断发生在命令执行完毕之后。
IDE接口是一种任务寄存器结构的接口,所有输入输出操作均通过相应寄存器的读写完成。
IDE硬盘驱动器中的寄存器及地址分配如表1所示。
表1IDE接口寄存器定义
地址寄存器名及功能
CSlCSODA2DAlDAO读操作写操作
l00O0数据寄存器
l00O1错误寄存器特性寄存器lOOlO扇区数寄存器
lO011扇区号寄存器
lOl0O柱面号寄存器:
低字节
l0l0l柱面号寄存器:
高字节
lOllO驱动器/磁头寄存器
1011l状态寄存器命令寄存器01110状态寄存器设备控制寄存器主要寄存器功能如下:
(1数据寄存器:
一个16位的PIO数据寄存器,用于对扇区的读写以及格式化操作。
嵌入式处理器通过该寄存器向硬盘控制寄存器写入或从硬盘控制器读出扇区缓冲区的数据。
(2错误寄存器:
是一个8位寄存器,它反映控制寄存器在诊断方式或操作方式下的错误原因。
(3扇区寄存器:
记录读写命令的扇区数。
当多扇区传输时,每完成一个扇区操作,该寄存器就自动减1,直至0。
如果初值为O,则表示256;如果有错误发生,该寄存器包含已经操作成功的扇区数。
(4扇区号寄存器:
它记录读写和校验命令指定的起始扇区号。
(5柱面寄存器:
它记录读、写、校验、寻址和格式化命令指定的柱面号,在LBA寻址方式下,这两个寄存器包含起始扇区的1和2字节。
(6驱动器/磁头寄存器:
它记录读、写、校验、寻道和格式化命令指定的驱动器,磁头号和寻址方式。
(7状态寄存器:
反映磁盘执行命令后的状态,每位状态的含义如表2所示。
耋 万方数据
计算机与现代化
2009牟第11期
表2状态寄存器
位D7D6
15
D4D3D2DlIX
名称
BSY
DRDlYDW下
DSC
DRQ
CORR
IDX
ERR
请求服务,驱
当可以纠
驱动驱动驱动寻道动器希望通过正读错误收到命令意义器准器写数据寄存器与
时,该位置索引执行器忙结柬
备好失败CPU交换l字
1,数据传输信号出错节数据
将继续进行
(8命令寄存器:
用来发出指定命令。
¥3C2410与硬盘之间接口电路分为3个部分:
片
选信号、数据信号和控制信号。
硬盘上寄存器分为两组,分别由CSO和CSl选中,DA0一DA2则用于组内寄存器寻址;数据线为Do—D15。
因存在输X/输出方向问题,故用OE(读信号接74LVCHl6245的DIR引脚来控制缓冲器方向。
ARM处理器¥3C2410与硬盘接口如图5所示。
ADDIK0-.¥]
≥匝亘固印
DA0一DA2
CS0"CSl
DATA[0:
.151
‘。
’。
7’。
4‘。
L。
V。
。
C。
。
H。
。
I。
6。
。
2。
4。
—5p
D0-DIS
ARM处理嚣
t
—
硬盘接口
S耽4IO
oE
’loR
骶
10W
ElNTl
.。
TNl’nn
图5ARM处理器与硬盘接口
本系统采用PIO模式,对硬盘进行读写就是对相
应的寄存器进行操作。
在向硬盘驱动器发出命令前,必须先检测硬盘驱动器是否忙碌。
如果在规定时间内硬盘驱动器一直忙碌,则置超时错;否则表示硬盘驱动器空闲,可以接受命令。
如果CPU要对硬盘写数据,首先CPU把必要的
参数写人对应的地址寄存器,等待DRDY有效,然后将操作码写入命令寄存器,同时驱动器设置状态寄存器的DRQ位,表示准备好接收数据,CPU通过数据寄存器将数据写入扇区缓冲区;当扇区缓冲区填满后,驱动器清除DRQ位,并置位BSY,驱动器将扇区缓冲区中数据写入磁盘;当写盘结束时,清除BSY位,发中断请求信号DNTRQ;CPU接收到中断信号后,读驱
动器状态寄存器,同时将中断信号INTRQ撤除。
如果CPU要对硬盘进行读数据操作,首先把参数写入地址寄存器和特性寄存器(如果需要,然后把命令码写人命令寄存器,命令开始执行。
这时驱动
器置状态寄存器中的BSY为1,同时将硬盘上指令扇
区内的数据送入扇区缓冲区。
当缓冲区准备好数据
后,置位DRQ,清BSY位,发中断请求信号INTRQ。
CPU检测到中断后,读状态寄存器,测试ERR位,若
为l,则转入出错处理;否则DRQ位为l,CPU从扇区缓冲区读出数据。
数据读完后,驱动器复位DRQ位,然后驱动器重新设置BSY位。
4
结束语
本文利用ARM与FPGA完成了对图像的高速采
集以及大容量存储,功能强大,简化了图像采集与存
储系统设计。
试验结果表明,该方案切实可行,系统
稳定性好,速度快,能够满足一般应用需要。
基于该方案的产品可广泛应用于现实生产生活中,如监控系
统等。
参考文献:
[1]PhililⅪ.SAA7113DataSheet[EB/OL].http:
//www.datashe-
e【c日t日13.shtml,2008.10-27.
[2]罗军辉,冯平,哈力旦A.Matlab7.0在图像处理中的应用[M].北京:
机械工业出版,2008.
[3]
陈晓庆.基于GPRS技术的远端无线图像采集系统的研制[D].沈阳:
东北大学硕士学位论文.2006.
[4]符意德,陆阳.嵌入式系统原理及接口技术[M].北京:
清华大学出版社。
2007.
[5]王艳超,赵金宪.视频解码器SAA7111在图像采集中的
应用[J】.电子元器件应用,2008,10(1:
21-23.
[6]周立功.EDA实验与实践[M].北京:
北京航空航天大
学出版社,2007.
[7]龚剑.基于FPGA图像处理系统[D].武汉:
武汉科技大
学硕士论文,200r7.
[8]宋宝华.Linux设备驱动开发详解[M].北京:
人民邮电
出版社,2008.
[9]梁炎昌.基于嵌入式系统的图像采集系统研究[D].西
安:
西安电子科技大学硕士学位论文。
2007.
[10】刘兴华,杜尚丰.视频解码芯片SAA7113在图像采集系
统中的应用[C]//2007年中国智能自动化会议论文
集.2007.
[11]王亚庭.基于ARM与FPGA的高速数据采集技术研究
[D].北京:
北京交通大学硕士论文,2007.[12]Cyclone.Cyclone
FPGA
Family
Data
SheetVersion1.1
[EB/OL].j8p,2008—10-27.
[13]任爱锋.基于FPGA的嵌入式系统设计[M].西安:
西安
电子科技大学出版社。
2004.
[14]娄景艺.图像采集与预处理系统的设计与实现[D】.长
沙:
国防科学技术大学硕士论文,2004.
万方数据
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 基于 ARM FPGA 图像 采集 存储系统 设计