EDA设计实验报告.docx
- 文档编号:17940930
- 上传时间:2023-08-05
- 格式:DOCX
- 页数:20
- 大小:535.89KB
EDA设计实验报告.docx
《EDA设计实验报告.docx》由会员分享,可在线阅读,更多相关《EDA设计实验报告.docx(20页珍藏版)》请在冰点文库上搜索。
EDA设计实验报告
EDA设计
(二)
基于Quartus的多功能数字钟设计
摘要
该实验是利用QuartusII软件设计一个数字钟,进行试验设计和仿真调试,实现了计时,校时,校分,清零,保持和整点报时等多种基本功能,并下载到SmartSOPC实验系统中进行调试和验证。
此外还添加了显示星期,闹钟设定,秒表和彩铃等附加功能,使得设计的数字钟的功能更加完善。
关键字:
Quartus数字钟多功能仿真
Abstract
ThisexperimentistodesignadigitalclockwhichisbasedonQuartussoftwareandinwhichmanybasicfunctionsliketime-counting,hour-correcting,minute-correcting,reset,time-holdingandbellingonthehour.Andthenvalidatedthedesignontheexperimentalboard.Inaddition,additionalfunctionslikedisplayingandresetingtheweek,settingalarm,stopwatch,
andbellingwithmusicmakethisdigitalclockaperfectone.
Keywords:
Quartusdigital-clockmulti-functionsimulate
目录
1.设计要求……………………………………………4
2.设计要求……………………………………………4
3.工作原理……………………………………………5
4.各模块说明…………………………………………5
1)分频模块…………………………………………5
2)计时模块…………………………………………8
3)动态显示模块…………………………………10
4)校分与校时清零保持模块……………………11
5)报时模块………………………………………12
5.扩展模块…………………………………………13
1)星期模块………………………………………13
2)闹钟模块………………………………………14
6.总图………………………………………………19
7.实验中出现问题及解决办法……………………19
8.实验收获与感受…………………………………20
9.参考文献…………………………………………21
一、设计要求
1.设计一个数字计时器,可以完成00:
00:
00到23:
59:
59的计时功能,并在控制电路的作用下具有保持、清零、快速校时、快速校分等基本功能。
2.设计的电路在具有基本功能的基础上,增加了下列功能:
整点报时、闹钟设置与报时,闹钟闪烁显示功能。
二、设计要求
1.基本要求
1、能进行正常的时、分、秒计时功能;
2、分别由六个数码管显示时分秒的计时;
3、K1是系统的清零开关(K1=0正常工作,K1=1时钟的分、秒全清零);
4、K2是系统的使能开关(K2=0正常工作,K2=1时钟保持不变);
5、K3是系统的校分开关(K3=0正常工作,K3=1时可以快速校分);
6、K4是系统的校时开关(K4=0正常工作,K4=1时可以快速校时);
2.提高部分要求
1、使时钟具有整点报时功能(当时钟计到59’53”时开始
报时,在59’53”,59’55”,59’57”时报时频率为512Hz,59’59”时报时频率为1KHz);
2、闹表设定功能:
通过开关切换显示至闹钟界面,利用闹钟校时和校分开关对闹钟时间进行设定,且不影响数字钟计时。
当计时到闹钟设定时间蜂鸣器鸣叫,并响起1khz的声音,并且伴随有闪烁。
3、星期显示(检查时未说明)
3.工作基本原理
数字计时器基本功能是计时,因此首先需要获得具有精确振荡时间的脉振信号,以此作为计时电路的时序基础,实验中可以使用的振荡频率源为48MHZ,通过分频获得所需脉冲频率(1Hz,1KHz,500Hz)。
为产生秒位,设计一个模60计数器,对1HZ的脉冲进行秒计数,产生秒位;为产生分位,通过秒位的进位产生分计数的使能信号,分位也由模60计数器构成;为产生时位,用一个模24计数器对分位的进位脉冲进行计数;再利用时位的进位再产生星期的脉冲计数,从而显示星期。
整个数字计时器的计数部分共包括七位:
星期、时十位、时个位、分十位、分个位、秒十位和秒个位。
显示功能是通过数选器、译码器、码转换器和7段显示管实现的。
因为实验中只用一个译码显示单元,7个7段码(6个用于显示时分秒,一个显示星期),所以通过4个7选一MUX和一个3-8译码器配合,根据计数器的信号进行数码管的动态显示。
清零功能是通过控制计数器清零端(clr端)的电平高低来实现的。
只需使清零开关按下时各计数器的清零端均可靠接入有效电平(本实验中是低电平),而清零开关断开时各清零端均接入无效电平即可。
校分校时功能由逻辑门电路实现。
其基本原理是通过逻辑门电路控制分计数器的计数脉冲,当校分校时开关断开时,计数脉冲由低位计数器提供;当按下校分校时开通时,由恒定的2Hz脉冲提供恒定的进位信号,计数器在此脉冲驱动下可快速计数。
保持功能是通过逻辑门控制秒计数器输入端的1Hz脉冲实现的。
正常情况下,开关不影响脉冲输入即秒正常计数,当按下开关后,使脉冲无法进入计数端,从而实现计时保持功能。
整点报时功能可以通过组合逻辑电路实现。
当计数器的各位呈现特定的电平时,可以选通特定的与门和或门,将指定的频率信号送入蜂鸣器中,实现在规定的时刻以指定频率发音报时。
当时钟计到59’51”时开始报时,在59’51”,59’53”,59’55”,59’57”时报时频率为500Hz,59’59”时报时频率为1KHz。
闹钟设定功能。
闹钟只设定时和分,基本模块与正常计时电路里的校时校分电路相同。
为使设定闹铃与正常计时互不影响,额外用一个闹钟使能键,按下该键后进入闹钟设定界面,此时校闹钟时校闹钟分开关用于调节闹钟时间,对正常计时没有影响,且此时7段显示码显示的是闹钟时间(星期和秒钟也显示);恢复使能键后校分校时键用于对数字钟进行时间调节,对设定的闹钟时间没有影响。
闹钟报时功能。
在计时电路走到设定的时间时闹铃报时功能会被启动,通过比较实现。
闹铃关闭功能。
考虑到实际情况,希望闹铃声可以被关闭,同时在关闭闹铃键恢复后,闹铃不再响,但是在下一次闹铃时间来临时闹铃可以继续工作。
实验中实现此功能的需要一个触发器来实现。
星期设定电路功能。
星期显示功能由模7计数器构成。
四、各模块说明
1、脉冲发生电路(分频电路)
分频模块将实验箱提供的48MHZ的频率分频,得到所需的频率。
实验中需要1HZ作为时秒、分、时的时钟信号,2HZ作为校分、校时的时钟信号,500HZ、1000HZ作为报时蜂鸣所需频率信号等。
所以在本次实验中,我使用到了2分频电路、5分频电路、16分频电路、1000分频电路。
最后的信号电路如下:
其中的2、5、48、1000分频电路图如下:
2分频
这里使用了D触发器来实现
封装图
波形为:
3分频
3分频电路可以由多种方法实现,此处使用74160组成模3计数器实现3分频。
封装图
波形为:
5分频
利用74160制作模5的计数器。
封装图
波形是:
48分频
封装图
波形为:
1000分频
封装图
2、计时电路
计时电路包括秒,分,时,星期四个模块,依次进位。
其中秒和分的模块类似,都是一个模六十计数器,时模块是一个模24计数器,而星期则是一个特殊的模7计数器。
设计时采用的是同步计数器,它们所接的时钟信号均为1hz。
A)秒计时模块
图中,前一个74160为个位,后一个为十位,利用两个模十的计数器构成模60的计数器。
B)分计时模块
和秒计时器一样都是模60的计数器,仿真的结果都差不多
C)时计时电路
利用两片74160制作成模24的计数器,利用分的进位端,作为复位信号源之一。
并且把24的进位端引出,作为之后星期显示的使能端。
3、显示电路
此模块是用于数码管的动态显示,在本实验中一共需要7个数码管参与显示(秒2位,分2位,时2位,星期1位),所以计数器74161设计为模7的循环,其输出既作为4片74151的控制端,又作为3-8译码器74138的控制端。
因为只有一片BCD译码器7447,所以当计数器到某一个数值时,四片74151同时选取对应位的一个输入组成计时器某一位的BCD编码接入显示译码器7447,与此同时根据计数器的数值,74138译码器也从七个显示管的使能端选择对应位有效,从而在实验箱上显现一个有效数据。
扫描的频率为几千赫兹,因为人眼视觉停留的原因,会感觉七个数码管同时显示。
同时在7447的使能端在此时是接的vcc,若加上了闹钟闪烁功能就必须通过门电路通过比较器的值来判断是否需要闪烁。
四个74151都对应二进制码的四位,7位分别显示星期、时的十位、时的个位、分的十位、分的个位、秒的十位、秒的个位。
4、校分校时清零保持电路
我的想法是校分校时都是利用开关来使该位的使能端有效,所以在开关有效时就使使能端一直有效,也就是使分或者时的使能端一直有效,此时只需要再给时钟信号,这里我给的是2Hz,分或者时或者星期就会不断的计数。
所以,首先是将开关与进位端相关联起来,是的开关无效时,前一位的进位端控制该一位的使能端,开关有效时,使该位的使能端一直有效。
其次,计数时的模60,和模24依然要有效,否则分就会超过60,所以在校分校时校星期的同时,要将前一位的进位端始终要有效,从而达到良好的效果。
通过增加一个开关来控制计时电路,开关通过非门直接接在每个74160的清零端,当开关断开时,计时器正常工作,当开关闭合时,计时器清零。
通过开关控制秒的使能信号,当秒停止计时,计时器就不会再计数了,会维持原来的数据。
5、报时电路
报时电路的要求是在分为59分时,秒在50的奇数位上,于是分就是01011001,秒是0101xxx1时报时。
先将已经定的每一位与一下,再将剩下来不同的位置,分别设置。
五、扩展模块
(1)星期显示
电路图如下
这仅仅是一个星期的计时电路,一个模7的计时器。
而星期的校准电路在上面的校分校时电路中包含了,这里不再赘述。
(2)闹钟
计时电路:
计时电路与之前的普通计时一样,只是将使能信号改成由开关决定。
显示模块复用
用开关控制选择器的输出,当jiaonz开关无效时时,输出的是计时器的值,jiaonz开关有效时切换至闹钟校分校时界面,原理图如下:
这其实是一个2选1的过程,只是一共需要从32个中选出16个。
闹钟的校分校时
必须是jiaonz开关有效时,才能进行校分校时,才能先试试出来。
闹钟的响起
用7485作为比较器,只有在全都相等的时候,等于端才会有输出,当所有的信号全部相等的时候,也就是图中的comp1、comp2、comp3、comp4全部都相等的时候,才会对蜂鸣器产生信号,蜂鸣器才会发生声音。
闹钟的闪烁
需要改变7447的使能端,不是单单的vcc,而是与闹钟的比较器的结果相关联,如果比较器的结果是低信号(还未到脑中设置的时刻),输出的是vcc,如果比较器结果是高电平(闹钟设定时刻已到),输出1Hz的频率使显示器实现闪烁。
六、总图
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- EDA 设计 实验 报告