计算机组成原理复习题.docx
- 文档编号:17820463
- 上传时间:2023-08-04
- 格式:DOCX
- 页数:24
- 大小:167.90KB
计算机组成原理复习题.docx
《计算机组成原理复习题.docx》由会员分享,可在线阅读,更多相关《计算机组成原理复习题.docx(24页珍藏版)》请在冰点文库上搜索。
计算机组成原理复习题
1、六七十年代,在美国的______州,出现了一个地名叫硅谷。
该地主要工业是______它也是______的发源地。
A马萨诸塞,硅矿产地,通用计算机
B加利福尼亚,微电子工业,通用计算机
C加利福尼亚,硅生产基地,小型计算机和微处理机
D加利福尼亚,微电子工业,微处理机
2、若浮点数用补码表示,则判断运算结果是否为规格化数的方法是______。
A阶符与数符相同为规格化数
B阶符与数符相异为规格化数
C数符与尾数小数点后第一位数字相异为规格化数
D数符与尾数小数点后第一位数字相同为规格化数
3、定点16位字长的字,采用2的补码形式表示时,一个字所能表示的整数范围是______。
A-215~+(215-1)B-(215–1)~+(215–1)
C-(215+1)~+215D-215~+215
4、某SRAM芯片,存储容量为64K×16位,该芯片的地址线和数据线数目为______。
A64,16B16,64C64,8D16,16。
5、交叉存贮器实质上是一种______存贮器,它能_____执行______独立的读写操作。
A模块式,并行,多个B模块式串行,多个
C整体式,并行,一个D整体式,串行,多个
6、用某个寄存器中操作数的寻址方式称为______寻址。
A直接B间接C寄存器直接D寄存器间接
7、流水CPU是由一系列叫做“段”的处理线路所组成,和具有m个并行部件的CPU相比,一个m段流水CPU______。
A具备同等水平的吞吐能力B不具备同等水平的吞吐能力
C吞吐能力大于前者的吞吐能力D吞吐能力小于前者的吞吐能力
8、描述PCI总线中基本概念不正确的句子是______。
AHOST总线不仅连接主存,还可以连接多个CPU
BPCI总线体系中有三种桥,它们都是PCI设备
C以桥连接实现的PCI总线结构不允许许多条总线并行工作
D桥的作用可使所有的存取都按CPU的需要出现在总线上
9、计算机的外围设备是指______。
A输入/输出设备B外存储器
C远程通信设备D除了CPU和内存以外的其它设备
10、中断向量地址是:
______。
A子程序入口地址B中断服务例行程序入口地址
C中断服务例行程序入口地址的指示器D中断返回地址
11、冯·诺依曼机工作的基本方式的特点是______。
A多指令流单数据流
B按地址访问并顺序执行指令
C堆栈操作
D存贮器按内容选择地址
12、在机器数______中,零的表示形式是唯一的。
A原码B补码C移码D反码
13、在定点二进制运算器中,减法运算一般通过______来实现。
A原码运算的二进制减法器
B补码运算的二进制减法器
C原码运算的十进制加法器
D补码运算的二进制加法器
14.某计算机字长32位,其存储容量为4MB,若按半字编址,它的寻址范围是______。
A4MBB2MBC2MD1M
15.主存贮器和CPU之间增加cache的目的是______。
A解决CPU和主存之间的速度匹配问题
B扩大主存贮器容量
C扩大CPU中通用寄存器的数量
D既扩大主存贮器容量,又扩大CPU中通用寄存器的数量
16.单地址指令中为了完成两个数的算术运算,除地址码指明的一个操作数外,另一个常需采用______。
A堆栈寻址方式B立即寻址方式C隐含寻址方式D间接寻址方式
17.同步控制是______。
A只适用于CPU控制的方式
B只适用于外围设备控制的方式
C由统一时序信号控制的方式
D所有指令执行时间都相同的方式
18.描述PCI总线中基本概念不正确的句子是______。
APCI总线是一个与处理器无关的高速外围总线
BPCI总线的基本传输机制是猝发式传送
C.PCI设备一定是主设备
D.系统中只允许有一条PCI总线
19.CRT的分辨率为1024×1024像素,像素的颜色数为256,则刷新存储器的容量为______。
A512KBB1MBC256KBD2MB
20.为了便于实现多级中断,保存现场信息最有效的办法是采用______。
A通用寄存器B堆栈C存储器D外存
21.完整的计算机应包括______。
A运算器、存储器、控制器;
B外部设备和主机;
C主机和实用程序;
D配套的硬件设备和软件系统;
22.用64位字长(其中1位符号位)表示定点整数时,所能表示的数值范围是______。
A[0,264–1]B[0,263–1]C[0,262–1]D[0,263]
23.四片74181ALU和1片74182CLA器件相配合,具有如下进位传递功能______。
A行波进位;
B组内先行进位,组间先行进位;
C组内先行进位,组间行波进位;
D组内行波进位,组间先行进位;
24.某机字长32位,存储容量为1MB,若按字编址,它的寻址范围是______。
A1MB512KBC256KD256KB
25.某一RAM芯片,其容量为512×8位,包括电源和接地端,该芯片引出线的最小数目应是______。
A23B25C50D19
26.堆栈寻址方式中,设A为通用寄存器,SP为堆栈指示器,MSP为SP指示器的栈顶单元,如果操作的动作是:
(A)→MSP,(SP)-1→SP,那么出栈的动作应是______。
A(MSP)→A,(SP)+1→SP;
B(SP)+1→SP,(MSP)→A;
C(SP)-1→SP,(MSP)→A;
D(MSP)→A,(SP)-1→SP;
27.指令周期是指______。
ACPU从主存取出一条指令的时间;
BCPU执行一条指令的时间;
CCPU从主存取出一条指令加上CPU执行这条指令的时间;
D时钟周期时间;
28.在______的微型计算机系统中,外设可和主存贮器单元统一编址,因此可以不使用I/
O指令。
A单总线B双总线C三总线D多总线
29.在微型机系统中,外围设备通过______与主板的系统总线相连接。
A适配器B设备控制器C计数器D寄存器
30.CD—ROM光盘的标准播放时间为60分钟。
在计算模式1情况下,光盘的存储容量为
______。
A601MBB527MBC630MBD530MB
31.某寄存器中的值有时是地址,因此只有计算机的______才能识别它。
A译码器B判断程序C指令D时序信号
32.用16位字长(其中1位符号位)表示定点整数时,所能表示的数值范围是______。
A[0,216–1]B[0,215–1]C[0,214–1]D[0,215]
33.在定点运算器中,无论采用双符号位还是单符号位,必须有______,它一般用______来
实现。
A译码电路,与非门;
B编码电路,或非门;
C溢出判断电路,异或门;
D移位电路,与或非门;
34.某SRAM芯片,其容量为512×8位,包括电源端和接地端,该芯片引出线的最小数目
应为______。
A23B25C50D19
35.以下四种类型的半导体存储器中,以传输同样多的字为比较条件,则读出数据传输率最
高的是______。
ADRAMBSRAMC闪速存储器DEPROM
36.指令的寻址方式有顺序和跳跃两种方式,采用跳跃寻址方式,可以实现______。
A堆栈寻址;
B程序的条件转移;
C程序的无条件转移;
D程序的条件转移或无条件转移;
37.异步控制常用于______作为其主要控制方式。
A在单总线结构计算机中访问主存与外围设备时;
B微型机的CPU中;
C硬布线控制器中;
D微程序控制器中;
38.多总线结构的计算机系统,采用______方法,对提高系统的吞吐率最有效。
A多端口存贮器;
B提高主存的速度;
C交叉编址多模块存贮器;
D高速缓冲存贮器;
39.磁盘驱动器向盘片磁层记录数据时采用______方式写入。
A并行B串行C并行—串行D串行—并行
40.IEEE1394所以能实现数据传送的实时性,是因为______。
A除异步传送外,还提供等步传送方式;
B提高了时钟频率;
C除优先权仲裁外,还提供均等仲裁,紧急仲裁两种总线仲裁方式;
1为了运算器的A._____,采用了B._____进位,C._____乘除法和流水线等并行措施。
A.高速性B.先行C.阵列。
2相联存储器不按地址而是按A.______访问的存储器,在cache中用来存放B.______,在虚拟存储器中用来存放C.______。
A.内容B.行地址表C.页表和段表。
3硬布线控制器的设计方法是:
先画出A.______流程图,再利用B.______写出综合逻辑表达式,然后用C.______等器件实现。
A.指令周期B.布尔代数C.门电路、触发器或可编程逻辑。
4磁表面存储器主要技术指标有A.______,B.______,C.______,和数据传输率。
A.存储密度B.存储容量C.平均存取时间。
5.DMA控制器按其A.______结构,分为B.______型和C.______型两种。
A.组成结构B.选择C.多路。
6.数的真值变成机器码可采用A.______表示法,B.______表示法,C.______表示法,移
码表示法。
A.原码B.补码C.反码
7.形成指令地址的方式,称为A.______方式,有B.______寻址和C.______寻址。
A.指令寻址B.顺序C.跳跃
8.CPU从A.______取出一条指令并执行这条指令的时间和称为B.______。
由于各种指
令的操作功能不同,各种指令的指令周期是C.______。
A.存储器B.指令周期C.不相同的
9.微型机的标准总线从16位的A.______总线,发展到32位的B.______总线和C.
______总线,又进一步发展到64位的PCI总线。
A.ISAB.EISAC.VISA
10.VESA标准是一个可扩展的标准,它除兼容传统的A.______等显示方式外,还支持B.
______像素光栅,每像素点C.______颜色深度。
A.VGAB.1280×1024C.24位
11.RISCCPU是克服CISC机器缺点的基础上发展起来的,它具有的三个基本要素是:
(1)
一个有限的A.______;
(2)CPU配备大量的B.______;(3)强调C.______的优化。
A.简单指令系统B.通用寄存器C.指令流水线
12.总线仲裁部件通过采用A.______策略或B.______策略,选择其中一个主设备作为总线的下一次主方,接管C.______。
A.优先级B.公平C.总线控制权
13.重写型光盘分A.______和B.______两种,用户可对这类光盘进行C.______信息。
A.磁光盘B.相变盘C.随机写入、擦除或重写
14.多个用户公享主存时,系统应提供A.______。
通常采用的方法是B.______保护和C.______
保护,并用硬件来实现。
A.存储保护B.存储区域C.访问方式
15.在计算机系统中,多个系统部件之间信息传送的公共通路称为A.______。
就其所传送
信息的性质而言,在公共通路上传送的信息包括数据、B.______、C.______信息。
A.总线B.地址C.控制
16.指令格式中,地址码字段是通过A.______来体现的,因为通过某种方式的变换,可以给
出B.______地址。
常用的指令格式有零地址指令、单地址指令、C.______三种.A.寻址方式B.操作数有效C.二地址指令
17.双端口存储器和多模块交叉存储器属于A.______存储器结构.前者采用B.______技术,后
者采用C.______技术.A.并行B.空间并行C.时间并行
18.硬布线控制器的基本思想是:
某一微操作控制信号是A.______译码输出,B.______信号和
C.______信号的逻辑函数.A.指令操作码B.时序C.状态条件
硬布线控制器的基本原理,归纳起来可叙述为:
某一微操作控制信号C是指令操作码译码器输出Im、时序信号(节拍电位Mi,节拍脉冲Tk)和状态条件信号Bj的逻辑函数,其数学描述为:
C=f(Im,Mi,Tk,Bj)
19.当代流行的标准总线追求与A.______、B.______、C.______无关的开发标准。
A.结构B.CPUC.技术
20.CPU周期也称为A.______;一个CPU周期包含若干个B.______。
任何一条指令的指令
周期至少需要C.______个CPU周期。
A.机器周期B.时钟周期C.2
1.求证:
[X]补+[Y]补=[X+Y]补(mod2)
解:
(1)x>0,y>0,则x+y>0
[X]补+[Y]补=x+y=[X+Y]补(mod2)
(2)x>0,y<0,则x+y>0或x+y<0
因为[X]补=x,[Y]补=2+y
所以[X]补+[Y]补=x+2+y=2+(x+y)
当x+y>0时,2+(x+y)>2,进位2必丢失,又因(x+y)>0,所以
[X]补+[Y]补=x+y=[X+Y]补(mod2)
当x+y<0时,2+(x+y)<2,又因(x+y)<0,所以
[X]补+[Y]补=x+y=[X+Y]补(mod2)
(3)x<0,y>0,则x+y>0或x+y<0
这种情况和第2种情况一样,把x和y的位置对调即得证。
(4)x<0,y<0,则x+y<0
因为[X]补=2+x,[Y]补=2+y
所以[X]补+[Y]补=2+x+2+y=2+(2+x+y)
上式第二部分一定是小于2大于1的数,进位2必丢失,又因(x+y)<0
所以[X]补+[Y]补=2+(x+y)=[X+Y]补(mod2)
2.某计算机字长32位,有16个通用寄存器,主存容量为1M字,采用单字长二地址指令,共有64条指令,试采用四种寻址方式(寄存器、直接、变址、相对)设计指令格式。
解:
64条指令需占用操作码字段(OP)6位,源寄存器和目标寄存器各4位,寻址模式(X)2位,形式地址(D)16位,其指令格式如下:
3126252221181716150
OP
目标
源
X
D
寻址模式定义如下:
X=00寄存器寻址操作数由源寄存器号和目标寄存器号指定
X=01直接寻址有效地址E=(D)
X=10变址寻址有效地址E=(Rx)+D
X=11相对寻址有效地址E=(PC)+D
其中Rx为变址寄存器(10位),PC为程序计数器(20位),位移量D可正可负。
该指令格式可以实现RR型,RS型寻址功能。
3.如图B2.1表示使用快表(页表)的虚实地址转换条件,快表存放在相联存贮器中,其中容量为8个存贮单元。
问:
当CPU按虚拟地址1去访问主存时,主存的实地址码是多少?
当CPU按虚拟地址2去访问主存时,主存的实地址码是多少?
当CPU按虚拟地址3去访问主存时,主存的实地址码是多少?
页号
该页在主存中的起始地址
虚拟地址页号页内地址
33
25
7
6
4
15
5
30
42000
38000
96000
60000
40000
80000
50000
70000
1
2
3
15
0324
7
0128
48
0516
图B2.1
解:
(1)用虚拟地址为1的页号15作为快表检索项,查得页号为15的页在主存中的起始地址为80000,故将80000与虚拟地址中的页内地址码0324相加,求得主存实地址码为80324。
主存实地址码=96000+0128=96128
虚拟地址3的页号为48,当用48作检索项在快表中检索时,没有检索到页号为48的页面,此时操作系统暂停用户作业程序的执行,转去执行查页表程序。
如该页面在主存中,则将该页号及该页在主存中的起始地址写入主存;如该页面不存在,则操作系统要将该页面从外存调入主存,然后将页号及其在主存中的起始地址写入快表。
4.已知x=-0.01111,y=+0.11001,
求[x]补,[-x]补,[y]补,[-y]补,x+y=?
,x–y=?
解:
[x]原=1.01111[x]补=1.10001所以:
[-x]补=0.01111
[y]原=0.11001[y]补=0.11001所以:
[-y]补=1.00111
[x]补11.10001[x]补11.10001
+[y]补00.11001+[-y]补11.00111
[x+y]补00.01010[x-y]补10.11000
所以:
x+y=+0.01010因为符号位相异,结果发生溢出
5.假设机器字长16位,主存容量为128K字节,指令字长度为16位或32位,共有128条指令,设计计算机指令格式,要求有直接、立即数、相对、基值、间接、变址六种寻址方式。
解:
由已知条件,机器字长16位,主存容量128KB/16=64K字,因此MAR=16位,共128条指令,故OP字段占7位。
采用单字长和双字长两种指令格式,其中单字长指令用于算术逻辑和I/O类指令,双字长用于访问主存的指令。
159543210
159865320
寻址方式由寻址模式X定义如下:
X=000直接寻址E=D(64K)
X=001立即数D=操作数
X=010相对寻址E=PC+DPC=16位
X=011基值寻址E=Rb+D,Rb=16位
X=100间接寻址E=(D)
X=101变址寻址E=RX+D,RX=10位
6.某机字长32位,常规设计的存储空间≤32M,若将存储空间扩至256M,请提出一种可能方案。
解:
可采用多体交叉存取方案,即将主存分成8个相互独立、容量相同的模块M0,M1,M2,…M7,每个模块32M×32位。
它各自具备一套地址寄存器、数据缓冲寄存器,各自以同等的方式与CPU传递信息,其组成结构如图B3.3:
图B3.3
CPU访问8个存贮模块,可采用两种方式:
一种是在一个存取周期内,同时访问8个存贮模块,由存贮器控制器控制它们分时使用总线进行信息传递。
另一种方式是:
在存取周期内分时访问每个体,即经过1/8存取周期就访问一个模块。
这样,对每个模块而言,从CPU给出访存操作命令直到读出信息,仍然是一个存取周期时间。
而对CPU来说,它可以在一个存取周期内连续访问8个存贮体,各体的读写过程将重叠进行。
7.图B3.1所示的处理机逻辑框图中,有两条独立的总线和两个独立的存贮器。
已知指令存贮器IM最大容量为16384字(字长18位),数据存贮器DM最大容量是65536字(字长16位)。
各寄存器均有“打入”(Rin)和“送出”(Rout)控制命令,但图中未标出。
图B3.1
设处理机指令格式为:
171090
OP
X
加法指令可写为“ADDX(R1)”。
其功能是(AC0)+((Ri)+X)→AC1,其中((Ri)+X)部分通过寻址方式指向数据存贮器,现取Ri为R1。
试画出ADD指令从取指令开始到执行结束的操作序列图,写明基本操作步骤和相应的微操作控制信号。
解:
加法指令“ADDX(Ri)”是一条隐含指令,其中一个操作数来自AC0,另一个操作数在数据存贮器中,地址由通用寄存器的内容(Ri)加上指令格式中的X量值决定,可认为这是一种变址寻址。
因此,指令周期的操作流程图如图B3.4,相应的微操作控制信号列在框图外。
图B3.4
8.设[x]补=x0.x1x2…xn,求证:
0,1>x≥0
[x]补=2x0+x,其中x0=
1,0>x>-1
证明:
当1>x≥0时,即x为正小数,则
1>[x]补=x≥0
因为正数的补码等于正数本身,所以
1>x0.x1x2…xn≥0,x0=0
当1>x>-1时,即x为负小数,根据补码定义有:
2>[x]补=2+x>1(mod2)
即2>x0.x1x2…xn>1,xn=1
所以正数:
符号位x0=0
负数:
符号位x0=1{
若1>x≥0,x0=0,则[x]补=2x0+x=x
若-1 0,1>x≥0 所以有[x]补=2x0+x,x0= 1,0>x>-1 9.如图B8.1表示用快表(页表)的虚实地址转换条件,快表放在相联存贮 器中,其容量为8个存贮单元,问: (1)当CPU按虚地址1去访问主存时主存的实地址码是多少? (2)当CPU按虚地址2去访问主存时主存的实地址码是多少? (3)当CPU按虚地址3去访问主存时主存的实地址码是多少? 页号 该页在主存中的起始地址 虚拟地址页号页内地址 33 25 7 6 4 15 5 30 42000 38000 96000 60000 40000 80000 50000 70000 1 2 3 15 0324 7 0128 48 0516 图B8.1 解: (1)用虚拟地址为1的页号15作为快表检索项,查得页号为15的页在主存中 的起始地址为
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 计算机 组成 原理 复习题
![提示](https://static.bingdoc.com/images/bang_tan.gif)