八路按时抢答器说明书.docx
- 文档编号:16710273
- 上传时间:2023-07-16
- 格式:DOCX
- 页数:20
- 大小:605.07KB
八路按时抢答器说明书.docx
《八路按时抢答器说明书.docx》由会员分享,可在线阅读,更多相关《八路按时抢答器说明书.docx(20页珍藏版)》请在冰点文库上搜索。
八路按时抢答器说明书
一、设计简介
1.抢答器简介……………………………………2
………………………………………2
………………………..3
二、设计及芯片介绍
1.设计思路框图……………………………….4
2.抢答电路设计……………………………….5
3.按时电路设计……………………………….6
5.利用芯片资料……………………………….7
6.设计中存在的问题…………………………19
7.仿真图………………………………………19
三、材料清单………………………………….22
四、总结……………………………………….23
一、设计简介
1、抢答器简介
当今的社会竞争日趋猛烈,选拔人材,评选优胜,知识竞赛之类的活动越发频繁,而在竞赛中往往分为几组参加,这时针对主持人提出的问题,若是若是让抢答者用举手等方式,这在某种程度上会因为主持人的主观误断造成竞赛的不公平性。
竞赛中为了准确、公正、直观地判定出第一抢答者,这就要有一种抢答设备作为裁判员,这就必然离不开抢答器。
抢答器是一种应用超级普遍的设备,在各类竞赛、抢答场合中,它能迅速、客观地分辨出最先取得发言权的选手。
初期的抢答器只由几个三极管、可控硅、发光管等组成,能通过发光管的指示辩认出选手号码。
此刻大多数抢答器均利用单片机或数字集成电路,并增加了许多新功能,如选手号码显示、抢按前或抢按后的计时、选手得分显示等功能。
二、功能简介
1.抢答组数为八组,序号别离为S1,S2,S3,S4,S5,S6,S7,S8,优先抢答者按动本组按键,组号当即显示在LED显示器上显示,同时封锁其他组的按键信号。
2.系统设置外部清除键,按动清除键,LED显示器清零灭灯。
3.数字抢答器按时为30S,启动开始键后,要求30S按时起开始工作,
LED显示器计时。
4.抢答者在30s内进行抢答,无抢答者,那么本次抢答无效,系统短暂报警。
3、利用软件及参考资料
利用软件:
multisim12,MicrosoftWordStarter2020,EasyPaintToolSAIAdobeReader9
参考文献:
《数字电子技术基础》(高等教育出版社,第五版),《模拟电子技术》(高等教育出版社,第四版),《电子创新设计与实践》(国防工业出版社2005年版),XX百科
二、设计及芯片介绍
一、设计思路框图
抢答
按钮
译码显示
译码电路
锁存器
优先编码电路
控制电路
主持人控制开关
定时电路
秒脉冲产生
电路
显示电路
译码电路
报警电路
二、抢答电路设计
简介:
被选手按动开关时,编码器74ls147将抢答选手的编号编码为2进制输入锁存器74ls373中,同时利用D触发器74ls74和74ls373对输出的数据进行锁存,输出的数据通过计数器74ls192进入CD4511驱动数码管显示。
当主持人闭合清零开关时,74ls192清零,数码管显示变成0。
消隐级开关闭合时,CD4511消隐功能端为低电平,数码管不显示。
3、按时电路设计
简介:
当主持人打开清零开关,74ls160开始计数,CD4511驱动数码管计时,选手按下抢答开关,CD4511消隐端为低电平,数码管不显示数。
4、芯片介绍
(1)、抢答电路部份
①74ls147
10线-4线优先编码器(BCD输出)
简要说明:
147将9条数据线(1-9)进行4线BCD编码,即对最高位数据线进行译码。
当1-9均为高电平常,编码输出(ABCD)为十进制零。
故不需单设/IN0输入端。
管脚图:
真值表:
②74ls373
八D锁存器(3S,锁存许诺输入有回环特性)
373的输出端O0~O7可直接与总线相连。
当三态许诺操纵端OE为低电平常,O0~O7为正常逻辑状态,可用来驱动负载或总线。
当OE为高电平常,O0~O7呈高阻态,即不驱动总线,也不为总线的负载,但锁存器内部的逻辑操作不受阻碍。
当锁存许诺端LE为高电平常,O随数据D而变。
当LE为低电平常,O被锁存在已成立的数据电平。
引脚图:
真值表:
③74ls192
十进制同步加减计数器
管脚图:
真值表:
④CD4511
七段译码器,数码管驱动器
管脚图:
真值表:
⑤74ls74
双上升沿D触发器(有预置、清除端)
引脚图:
真值表:
⑥74ls00
与非门
引脚图:
⑦74ls04
六反向器
引脚图:
⑧74ls30
8输入与非门
引脚图:
⑨74ls260
双5输入或非门
引脚图:
(2)、按时电路部份
①555按时器
引脚图:
NE555管脚功能介绍:
1脚为地。
2脚为触发输入端;3脚为输出端,输出的电平状态受触发器操纵,而触发
器受上比较器6脚和下比较器2脚的操纵。
当触发器同意上比较器A1从R脚输入的高电平常,触发器被置于复位状态,3脚输出
低电平;
2脚和6脚是互补的,2脚只对低电平起作用,高电平对它不起作用,即电压小于1Ucc/3,
现在3脚输出高电平。
6脚为阈值端,只对高电平起作用,低电平对它不起作用,即输入电
压大于2Ucc/3,称高触发端,3脚输出低电平,但有一个先决条件,即2脚电位必需大于
1Ucc/3时才有效。
3脚在高电位接近电源电压Ucc,输出电流最大可打200mA。
4脚是复位端,当4脚电位小于时,不管2、6脚状态如何,输出端3脚都输出低
电平。
5脚是操纵端。
7脚称放电端,与3脚输出同步,输出电平一致,但7脚并非输出电流,因此3脚称为
实高(或低)、7脚称为虚高。
利用方式:
用555按时器接成多谐振荡器,利用2个47kΩ电阻和一个2kΩ滑动变阻器和10μF电容和33pF电容。
②74ls160
十进制同步计数器(异步清除)
160的清除端是异步的。
当清除端/MR为低电平常,不管时钟端CP状态如何,即可完成清除功能。
160的预置是同步的。
当置入操纵器/PE为低电平常,在CP上升沿作用下,输出端Q0-Q3与数据输入端P0-P3一致。
关于54/74160,当CP由低至高跳变或跳变前,若是计数操纵端CEP、CET为高电平,那么/PE应幸免由低至高电平的跳变,而54/74LS160无此种限制。
160的计数是同步的,靠CP同时加在四个触发器上而实现的。
当CEP、CET均为高电平常,在CP上升沿作用下Q0-Q3同时转变,从而排除异步计数器中显现的计数尖峰。
关于54/74160,只有当CP为高电平常,CEP、CET才许诺由高至低电平的跳变,而54/74LS160的CEP、CET跳变与CP无关。
引脚图:
真值表:
③CD4511(同抢答电路CD4511)
5、设计中存在的问题
1.抢答开始前必需使八个抢答开关处于断开状态,利历时不够方便;
当2个或2个以上选手同时按下抢答开关时显示的是编号最高的选手的编号,使公平性降低;
按时器由于各类因素致使脉冲时刻不是1秒
6、仿真图
(1)设计总图
(2)电路仿真结果
①抢答
②锁存
③按时
④清零
三、材料清单
开关
10个
74LS147
1片
47kΩ电阻
2个
74LS373
1片
10kΩ电阻
8个
74LS192
1片
470Ω电阻
25个
74LS74
1片
1kΩ电阻
1个
74LS160
2片
2kΩ电位器
1个
74LS04
2片
10μF电容
1个
74LS00
2片
33pF电容
1个
74LS30
1片
蜂鸣器
1个
74LS112
2片
三极管8550
1个
CD4511
1片
数码管
3个
NE555
1片
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 八路 按时 抢答 说明书