计算机组成原理试验报告 胡晓博80124109 网络081.docx
- 文档编号:16567763
- 上传时间:2023-07-14
- 格式:DOCX
- 页数:29
- 大小:304.30KB
计算机组成原理试验报告 胡晓博80124109 网络081.docx
《计算机组成原理试验报告 胡晓博80124109 网络081.docx》由会员分享,可在线阅读,更多相关《计算机组成原理试验报告 胡晓博80124109 网络081.docx(29页珍藏版)》请在冰点文库上搜索。
计算机组成原理试验报告胡晓博80124109网络081
计
算
机
组
成
原
理
胡晓博
网络081
200880124109
试验一运算器实验
一、实验目的
掌握八位运算器的数据传输格式,验证运算功能发生器及进位控制的组合功能。
二、实验要求
完成算术、逻辑、移位运算实验,熟悉ALU运算控制位的运用。
三、实验原理
实验中所用的运算器数据通路如图2-3-1所示。
ALU运算器由CPLD描述。
运算器的输出FUN经过74LS245三态门与数据总线相连,运算源寄存器A和暂存器B的数据输入端分别由2个74LS574锁存器锁存,锁存器的输入端与数据总线相连,准双向I/O输入输出端口用来给出参与运算的数据,经2片74LS245三态门与数据总线相连。
图2-3-1 运算器数据通路
图中AWR、BWR在“搭接态”由实验连接对应的二进制开关控制,“0”有效,通过【单拍】按钮产生的脉冲把总线上的数据打入,实现运算源寄存器A、暂存器B的写入操作。
四、运算器功能编码
表2.3.1ALU运算器编码表
算术运算
逻辑运算
K15
K13
K12
K11
功能
K15
K13
K12
K11
功能
M
S2
S1
S0
M
S2
S1
S0
0
0
0
0
A+B+C
1
0
0
0
B
0
0
0
1
A—B—C
1
0
0
1
/A
0
0
1
0
RLC
1
0
1
0
A-1
0
0
1
1
RRC
1
0
1
1
A=0
0
1
0
0
A+B
1
1
0
0
A#B
0
1
0
1
A—B
1
1
0
1
A&B
0
1
1
0
RL
1
1
1
0
A+1
0
1
1
1
RR
1
1
1
1
A
五、实验连线
K23~K0置“1”,灭M23~M0控位显示灯。
然后按下表要求“搭接”部件控制电路。
表2.3.2运算实验电路搭接表
连线
信号孔
接入孔
作用
有效电平
1
DRCK
CLOCK
单元手动实验状态的时钟源
上升沿打入
2
X2
K10(M10)
源部件译码输入端X2
三八译码
八中选一
低电平有效
3
X1
K9(M9)
源部件译码输入端X1
4
X0
K8(M8)
源部件译码输入端X0
5
XP
K7(M7)
源部件奇偶标志:
0=偶寻址,1=奇寻址
6
M
K15(M15)
运算控制位:
0=算术运算,1=逻辑运算
7
S2
K13(M13)
运算状态位S2
8
S1
K12(M12)
运算状态位S1
9
S0
K11(M11)
运算状态位S0
10
AWR
K17(M17)
A运算源寄存器写使能
低电平有效
11
BWR
K18(M18)
B运算源暂存器写使能
低电平有效
示例1算术运算
1.运算源寄存器写流程
通过I/O单元“S7~S0”开关向累加器A和暂存器B置数,具体操作步骤如下:
2.运算源寄存器读流程
关闭A、B写使能,令K18=K17=“1”,按下流程分别读A、B。
3.加法与减法运算
令MS2S1S0(K15K13~K11=0100),为算术加,FUN及总线单元显示A+B的结果
令MS2S1S0(K15K13~K11=0101),为算术减,FUN及总线单元显示A-B的结果。
在实验中令A=5,B=3则结果A+B=8;A-B=2.
示例2 逻辑运算
1.运算源寄存器读流程
关闭A、B写使能,令K17=K18=1,按下流程分别读A、B。
1若运算控制位设为(MS2S1S0=1111)则F=A,即A内容送到数据总线。
2若运算控制位设为(MS2S1S0=1000)则F=B,即B内容送到数据总线。
1.逻辑运算
令MS2S1S0(K15K13~K11=1101),为逻辑与,FUN及总线显示A逻辑与B的结果。
令MS2S1S0(K15K13~K11=1100),为逻辑或,FUN及总线显示A逻辑或B的结果。
在实验中令A=5,B=3则FUN及总线显示A逻辑与B的结果是3,A逻辑或B的结果是5.
试验二通用寄存器实验
一、实验目的
1.熟悉通用寄存器的数据通路。
2.了解通用寄存器的构成和运用。
二、实验要求
掌握通用寄存器R3~R0的读写操作。
三、实验原理
实验中所用的通用寄存器数据通路如下图所示。
由四片8位字长的74LS574组成R1R0(CX)、R3R2(DX)通用寄存器组。
图中X2X1X0定义输出选通使能,SI、XP控制位为源选通控制。
RWR为寄存器数据写入使能,DI、OP为目的寄存器写选通。
DRCK信号为寄存器组打入脉冲,上升沿有效。
准双向I/O输入输出端口用于置数操作,经2片74LS245三态门与数据总线相连。
图2-3-3通用寄存器数据通路
四、实验内容
1.实验连线
K23~K0置“1”,灭M23~M0控位显示灯。
然后按下表要求“搭接”部件控制电路。
连线
信号孔
接入孔
作用
有效电平
1
DRCK
CLOCK
单元手动实验状态的时钟来源
上升沿打入
2
X2
K10(M10)
源部件译码输入端X2
三八译码
八中选一
低电平有效
3
X1
K9(M9)
源部件译码输入端X1
4
X0
K8(M8)
源部件译码输入端X0
5
XP
K7(M7)
源部件奇偶标志:
0=偶寻址,1=奇寻址
6
SI
K20(M20)
源寄存器地址:
0=CX,1=DX
7
RWR
K18(M18)
通用寄存器写使能
低电平有效
8
DI
K17(M17)
目标寄存器地址:
0=CX,1=DX
9
OP
K16(M16)
目标部件奇偶标志:
0=偶寻址,1=奇寻址
2.寄存器的读写操作
1目的通路
当RWR=0时,由DI、OP编码产生目的寄存器地址,详见下表。
通用寄存器“手动/搭接”目的编码
目标使能
通用寄存器目的编址
功能说明
RW(K18)
DI(K17)
OP(K16)
T
0
0
0
↑
R0写
0
0
1
↑
R1写
0
1
0
↑
R2写
0
1
1
↑
R3写
2通用寄存器的写入
通过“I/O输入输出单元”向R0、R1寄存器分别置数11h、22h,操作步骤如下:
通过“I/O输入输出单元”向R2、R3寄存器分别置数33h、44h,操作步骤如下:
实验中按该步骤执行,所得结果与理论值吻合,通过本次操作,实验数据已写入。
3源通路
当X2~X0=001时,由SI、XP编码产生源寄存器,详见下表。
通用寄存器“手动/搭接”源编码
源使能
通用寄存器源编址
功能说明
K10
K9
K8
K20
K7
X2
X1
X0
SI
XP
0
0
1
0
0
R0送总线
0
1
R1送总线
1
0
R2送总线
1
1
R3送总线
4通用寄存器的读出
关闭写使能,令K18(RWR)=1,按下流程分别读R0、R1、R2、R3。
本次操作分别读出R0,R1,R2,R3的值,其符合实验规律,由此实验得以验证。
实验三存储器读写实验
一、实验目的
熟悉和了解存储器组织与总线组成的数据通路。
二、实验要求
按照实验步骤完成实验项目,掌握存储部件在原理计算机中的运用。
三、实验原理
存储器是计算机的存储部件,用于存放程序和数据。
存储器是计算机信息存储的核心,是计算机必不可少的部件之一,计算机就是按存放在存储器中的程序自动有序不间断地进行工作。
本系统从提高存储器存储信息效率的角度设计数据通路,按现代计算机中最为典型的分段存储理念把存储器组织划分为程序段、数据段、内存或堆栈段,由此派生了数据总线(DBus)、指令总线(IBus)、微总线(μBus)等与现代计算机设计规范相吻合的实验环境。
实验所用的存储器电路原理如图2-3-8所示,该存储器组织由一片6116构成具有段概念的信息存储体系,该存储体系Addr由IP指针和AR指针分时提供,E/M控位为“1”时选通IP,反之选通AR。
该存储器可动态变更程序源与数据源,把我们的教学实验提高到能与现代计算机设计规范相匹配与接轨的层面。
图2-3-8存储器数据通路
四、存储器分类与寻址
1.存储器组织分类表
“搭接”态本系统存储器由二个部分组成,详见下表:
分类
存储容量
寻址范围
程序段
256字节
0~0FF
数据段
256字节
0~0FF
五、实验内容
1.实验连线
K23~K0置“1”,灭M23~M0控位显示灯。
然后按下表要求“搭接”部件控制电路。
连线
信号孔
接入孔
作用
有效电平
1
MOCK
CLOCK
单元手动实验状态的时钟来源
上升沿打入
2
X2
K10(M10)
源部件译码输入端X2
三八译码
八中选一
低电平有效
3
X1
K9(M9)
源部件译码输入端X1
4
X0
K8(M8)
源部件译码输入端X0
5
XP
K7(M7)
I/O部件奇偶标志:
0=偶寻址,1=奇寻址
6
E/M
K23(M23)
Addr地址段定义:
0=AR指针,1=PC指针
7
MWR
K21(M21)
存储器写使能:
0=存储器写,1=存储器读
8
LDAR
K19(M19)
AR地址寄存器写使能
低电平有效
9
LDPC
K22(M22)
PC装载与PC+1
低电平有效
2.存储器数据段读写操作
(1)数据段写操作
按下流程从0址单元开始,向数据段00h~05h单元依次写入112233445566。
(2)数据段读操作
依次读出数据段00~05h单元的内容,这里以0址单元读出为例阐述操作流程。
执行上述流程总线单元应显示11h,若正确可按上述流程读出01h~05h单元的内容。
3.存储器程序段读写操作
(1)程序段写操作
1PC装载写操作流程:
2PC+1写操作流程:
重复PC+1写流程,分别对02~04写入234567。
(2)程序段读操作
PC装载及PC+1读操作流程
完成上流程,PC=01,总线单元显示AA,此时每按一次【单拍】按钮,PC+1,总线单元依次显示234567……等内容。
4.程序与数据存储器的分段读出
1分段读出流程
由上流程可知存储器组织0地址的内容有两个,其中55为程序段内容,11为数据段内容。
通过实验,实验结果符合上述规律,结果得到验证。
实验四 微控制器实验
一、实验目旳
1.熟悉微控制器的的控制原理。
2.掌握微控制器的实现方法。
二、实验要求
通过控制器实验,理解计算机内部工作过程,建立计算机整机工作概念。
三、控制器组成
控制器是计算机的指挥和控制中心,由它把计算机的运算器、存储器、I/O设备等联系成一个有机的系统,并根据程序所特定的微指令序列对各部件的具体要求,适时地发出各种命令,控制计算机各部件有条不紊的进行工作。
如图2-4-13所示,本系统控制器由组合逻辑与存储逻辑集合组成。
两者按独立控制器的规范与标准设计,既可单独控制,亦可交替互补(混合)控制,在国内率先把PLA控制理念融入微控制器的设计与实现中。
图2-4-13 控制器组成框图
1.组合逻辑型
如图2-4-13所示的PLD框为组合逻辑型控制器,由可编程器件XC9572独立组成,在器件编程环境的支撑下完成微操作控制信号的设计与下载。
以取得最高操作速度为设计目标,它的缺点是繁锁、杂乱、缺乏规律性,且不易修改和扩充,缺乏灵活性。
组合逻辑控制器实质上是一个组合逻辑电路,它将一组输入逻辑信号转换成一组输出控制信号,可称为硬布线控制器。
2.存储逻辑型
如图2-4-13所示的CM框为存储逻辑型微程序控制器,它是采用存储逻辑来实现的,也就是把微操作信号代码化,使每条机器指令转化成为一段微程序,存入控制存储器中,微操作控制信号由微指令产生。
微程序控制器的设计思想和组合逻辑的设计思想截然不同。
它具有设计规整,调试、维修以及更改、扩充指令方便的优点,易于实现自动化设计,已成为当前控制器的主流。
但是,由于它增加了一级控制存储器,所以指令的执行速度比组合逻辑控制器慢。
3.组合逻辑与存储逻辑结型
如图2-4-13所示,本系统控制器由组合逻辑与存储逻辑集合组成PLA控制器,它是吸收前两种的设计思想来实现的。
PLA控制器实际上也是一种组合逻辑控制器,但它又与常规的组合逻辑控制器的硬联结构不同,它是程序可编的,某一微操作控制信号由存储逻辑控制器产生。
4.关于组合逻辑控制器实验
组合逻辑控制器由大规模可编程器件的软逻辑设计定义,渉及器件的开发环境,我们在基于“RISC”处理器构成的模型机实验中论证。
这里以微程序控制器为例展开控制器的原理组成与顺序控制实验。
四、微程序控制器
微程序控制的实质是用程序设计的思想方法耒组织微操作控制逻辑,用规整的存储逻辑代替繁杂的组合逻辑。
把各条指令的微操作序列以二进制编码字的形式设计成微程序,存放在控制存储器中,通过读取并执行相应的微程序实现一条指令的功能。
这就是微程序控制的基本概念。
1.微程序控制器的组成结构
1)控制存储器CM
如图2-4-14所示的CM框为微程序控制器,由2片6264和1片6116共三片静态存储器平行组成。
它们的地址通路由微程序计数器μPC供给,其寻址范围为0~7FF.控制器设有段微址,2片6264的数据端在段微址的指示下分时输出下址与微控制信息,并和6116的数据端平行组成24个途经三态门隔离驱动的微控制位(M23~M0)。
2)微程序计数器μPC
图2-4-14所示的微地址计数器框由3片161构成按字方式寻址的uPC计数器,计数器的输入端通过微总线(ubus)从指令译码器ID、微控制器(CM)的下址段捕捉非因变分量,从运算标志PSW、中断请求标志INQ等标志中捕捉因变分量。
计数器的输出端组成12位微地址总线,控制微程序存储器的寻址。
其中ua11为段微址,电路构造中与2片6264的地址端“A11”相连,它零状态输出微控制信息,“1”状态输出后续微地址。
它的清零端由中央外理器单元直控,上电时uPC计数器自动清零,在手动实验中按【返回】键可实现计数器的手动清零。
图2-4-14 微程序控制器原理图
2.微程序的执行过程
图2-4-14所标示的字号表示微程序控制的全部工作过程。
1)启动取指微指令或微程序,根据程序计数器PC所提供的指令地址,从EM主存中取出所要执行的机器指令,送入指令寄存器IR、指令译码器ID中,并且完成PC+1,指向机器指令的下址单元。
2)根据ID译码器中的指令码,把微地址形成电路产生的机器指令起始微地址打入μPC。
3)从μPC所指定的CM控制存储器单元分时输出微操作控制字段与后续微地址控制字段。
4)微指令的操作控制字段经译码或直接产生一组微命令,控制有关功能部件完成微程序所规定的微操作。
5)微指令的下址段及当前PSW、INQ等标志送往微地址形成电路,产生下条微指令的地址,进入读取与执行下条微指令。
如此循环,直到一条机器指令的微程序全部执行完毕。
图2-4-15 微指令控制格式
3.微指令格式及编码
本系统采用字段直接编码法,把微指令操作控制字段划分为若干个子字段,每个子字段的所有微命令进行统一编码。
如图2-4-15所示,本控制器微指令字长35位,其中24个操作控制位分别由识别判断字段、运算控制字段、源寻址字段、目的寻址字段及直接控制字段组成。
在下址捕捉时段由M18~M8输出字为十一位的后续微地址。
⑴识别字段
①M4、M1、M0分别定义Iμ、Icz、Ids,组成下址识别字段。
它们的编码下表所示。
表2.4.9 手控态识别字段编码表
M4
M1
M0
说明
Iμ
Icz
Ids
0
1
1
微址加1
0
0
0
执行周期微变址
0
0
1
无条件任意变址
1
0
1
带进位标志变址
1
0
0
带零标志位变址
②M2定义为取指控位IR
表2.4.10 取指控制一览表
M23
M21
M2
T2
T3
T4
说明
IP
MWR
IR
0
1
0
↑
打操作码
0
1
0
↑
PC+1
0
1
0
↑
打操作数
*注释:
当IP为“1”时PC不变,当MWR为“0”时执行指令寄存器写入操作
③M3定义为中断控位IE,中断源控制见P51页表2.4.5~表2.4.7。
⑵运算字段
M15~M11组成M、CN、S2、S1、S0运算控制字段,运算控制编码见P30页表2.4.1。
⑶源控制段
M10~M8组成X2、X1、X0源寻址段,其编码见P8页表2.2。
⑷目的控制段
M19~M17组成o2、o1、o0目的寻址段。
其编码见P8页表2.2。
⑸直接控制字段
①M6定义为字操作控位W,在通用寄存器、I/O及运算源寄存器的源与目的寻址中,W=“0”时,当前的源或目的操作面向奇址单元;若W=“1”,源与目的操作由本身的奇偶性决定。
②M7定义为源奇偶特性控位XP,在寄存器、I/O及运算寄存器的源寻址中,当XP=“0”时源为偶寻址;若XP=“1”源为奇寻址,形成偶递奇、奇递偶的八位字节总线。
③M16定义为目的奇偶控位OP,在寄存器、I/O及运算寄存器的目的寻址中,当OP=“0”时为目的偶寻址,以偶字节为操作目标;若OP=“1”目的为奇寻址,以奇字节为操作目标。
④M5定义为运算源控位ALU,当ALU=“1”时运算器以A、B寄存器为源,若ALU=“0”运算器以当前源编码的定义部件为源。
⑤M20定义为寄存器与内存选择控位R/M,当R/M=“1”时选择工作寄存器,若R/M=“0”选择内存。
⑥M21定义为EM/RM/IM主存及指令寄存器IR写命令MWR,当MWR=“0”、IR=“1”时执行存储器的写入操作。
当MWR=“0”、IR=“0”时执行指令寄存器IR写入操作。
⑦M22定义为程序计数器使能控位IP,当IP=“1”时程序计数器PC处保持状态,当IP=“0”时,遇E/M=“0”执行PC地址的装载,若E/M=“1”执行PC+1。
⑧M23定义为程序与数据的段地址选择控位E/M,当E/M=“1”时,主存以当前程序指针PC为Addr地址总线;当E/M=“0”时,主存以当前AR为Addr地址总线。
⑹下址段
由M18~M8组成μD10~μD0共十一位下址微总线,在下址形成时段M18~M8输出后续微地址总线。
4.取址微操作流程
取指周期是每条指令都要经历的周期,因此取指周期的操作称为公操作。
在取指周期完成将现行指令从存储器中取出送往指令寄存器IR,并执行PC+1→PC,指向程序指令的下址。
从上图001号微单元所示的取指流程可知,“取指”按字节方式分时实现,执行时首先把操作码所在字节打入指令寄存器IR及指令译码器ID,然后PC+1执行操作数的存储。
在同一机器周期内按字节方式分时实现取指与操作数的目的寻址操作。
五、控制器特约定义
为了迫使微程序控制器在上电或复位时按照预设的初始微操作信息步入正常工作状态,我们强制定义了三个关联单元的微控制格式。
1.初始复位单元微程序定义
⑴初始复位微地址
控制器的微地址计数器upc初始复位状态为零,上电时微计数器自动清零,在手动实验中按【返回】键亦可实现微计数器的清零。
⑵零微址单元格式
零微址单元的微操作编程为空操作,下址为增量计数方式。
其十六进制的指令格式为:
FFFF
FFFFFF
下址段
微指令控制段
2.取指周期微址与微操作定义
控制器定义001h单元为取指微入口,下址由指令译码器ID指定。
其十六进制指令格式为:
FFFF
BFFFFB
下址段
微指令控制段
3.中断控制微址与微操作定义
控制器定义003h单元为中断响应微入口,下址为增量计数方式。
其十六进制指令格式为:
FFFF
FEFFF7
下址段
微指令控制段
六、微控制器实践
微控制器的格式及控位定义渉及机器指令的设计,我们结合模型机运用实践加予阐述与论正。
这里围绕微控制器的顺序控制,以“取指”微操作所形成的微入口作为切入点,用手控方法模似微控制器的顺序控制过程,验证微控制器的基本工作原理。
1.指令微地址的形成实验
我们默认操作码段的字长为八位,从PC零地址开始,向EM主存写入指令码,然后模拟“取指”微操作中机器指令起始微地址的形成。
①K23~K0置“1”,按【返回】键迫使PC=0,向程序段依次写入00h、80h、0C0h、0FFh。
②机器指令写入成功后,令K23~K0为“1“,灭M23~M0控位显示灯,然后令K22K2=00,点亮M22、M2控位显示灯,按【单拍】按钮执行取指微操作,把指令码00h打入ID指令译码器,uPC自动转入机器指令“00h”的微入口地址600h,ID按下流程完成取指微操作。
③保持当前“取指”与PC+1状态,每按一次【单拍】按钮,uPC依次变址为700h、780h、7FEh……随机,当PC≥004h后,每按一次【单拍】按钮,uPC随机散转。
2.后续微地址的形成实验
找到初始微地址,开始执行相应的微程序,每条微指令执行完毕,都要根据要求形成后续微地址。
后续微地址的形成方法对微程序编制的灵活性影响很大。
本系统采用断定方式,其后续微地址的定义可由设计者指定或由设计者指定的下址与识别判断字段指定的条件组合产生。
⑴增量计数实践
默认当前uPC,K23~K0置“1”,在M23~M0控制灯全灭的状态下,令K4=0,按【单拍】按钮,uPC执行现行微地址的增1计数操作。
⑵绝对变址实践
微程序控制器支持设计者在微程序控制器的004~7FF范围内任意选择与指定后续微地址。
实验中通过IO设置后续微地址,令K4K1K0=001,按【单拍】钮实现变址操作。
⑶条件变址实践
条件变址的后续微地址由非因变分量和因变分量两部分组成,非因变分量是由设计者直接指定,对应下址段ud10~ud1。
因变分量以当前运算标志为条件产生,对应下址段ud0。
①进位变址实验
我们以准双向I/O部件S10~S0模拟非因变分量部分的微地址,因变分量部分通过进位标志的置位清零操作产生,形成以进位标志为条件的后续微地址。
K23~K0置“1”,灭M23~M0控位显示灯,按【返回】键后照下流程操作。
②零标志变址实验
我们仍以准双向I/O部件S10~S0模拟非因变分量部分的微地址,因变分量部分通过运算操作动态产生零标志,形成以零标志为条件的后续微地址。
首先按【返回】键,清零运算寄存器A、B,K23~
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 计算机组成原理试验报告 胡晓博80124109 网络081 计算机 组成 原理 试验报告 胡晓博 80124109 网络 081