实验三 触发器.docx
- 文档编号:16363688
- 上传时间:2023-07-12
- 格式:DOCX
- 页数:15
- 大小:728.29KB
实验三 触发器.docx
《实验三 触发器.docx》由会员分享,可在线阅读,更多相关《实验三 触发器.docx(15页珍藏版)》请在冰点文库上搜索。
实验三触发器
实验三触发器(Flip-Flop)
一、目的:
1.能了解触发器电路的设计原理及其特性。
2.能利用绘图法及AHDL语言设计一个触发器电路。
3.能自行以CPLD数字电路实验系统验证所设计电路的正确性。
二、电路图:
三、实验仪配置图:
四、实验步骤与画面:
1.建立一个名为JKFlipflop.vhd的新文件,并在QuartusⅡ文字编辑器中,以VHDL语言来设计,图为JK触发器的VHDL代码:
其中,J,K为输入端口,RD,SD为清零、置一端,CK为时钟端口,Q,QN为数据输出端口。
2.存储、检查及编译。
3.创建元件符号。
4.创建波形文件,设定合适的端口信号,仿真元件的波形。
观察波形图可以看出当控制端口选择不同状态时,芯片会对实现相应的触发功能。
五、相关说明:
1.数字逻辑电路大致可分为组合逻辑电路和时序逻辑电路,图U8-2为此两种电路的基本方块图。
2.由图U8-2(b)中可知时序逻辑电路是组合逻辑电路再加上“记忆元件”而成的,所谓记忆元件就是要将目前的状态记忆起来,以提供下一个状态变化的参考,其中触发器(Flip-Flop,简称F.F)就是负责记忆资料的常用元件,可以说是整个时序逻辑电路设计最基础也是最重要的部分。
3.RS触发器可说是一切触发器的基础,因此必须从RS触发器开始,然后了解其他类型的触发器。
(1)NAND型
如图U8-3所示为NAND构成的RS触发器电路图与状态分析表
由图U8-3的状态分析表整理得图U8-4的RS触发器方块图与真值表。
(2)NOR型
如前述NAND门的分析整理可得NOR门的触发器电路图、方块图与真值表,如图U8-5。
时序逻辑电路通常都由时钟(clock)来控制状态变换的时间,所以触发器也都加入了时钟控制,才能达到同步控制的目的。
另外,由RS触发器的真值表中可以看出不论是NAND或NOR型,都会出现不允许的状态,为了改善这种情形而发展出所谓的JK触发器。
4.如图U8—6所示为JK触发器的电路图与状态分析表。
注意电路中加入了时钟控制CK的接脚(电平触发型)。
由图U8-6的状态分析表整理可得JK触发器的方块图与真值表,图U8-7。
从JK触发器的真值表中,RS触发器的输出不允许状态已获得改变。
但是也产生了一个问题,当CK=1且J=K=1时Qn+1=Qn,若输入一直保持这种状态,则输出将会成为0→1→0→1……的变化,如此一来我们便无法确定输出的值是什么?
这种现象称为“竞跑”(racearound)。
5.主从式JK触发器如图U8-8所示,由图U8-8可以了解,当CK=1时,主JK动作、从JK不改变,因此主JK改变的值并不会马上又连接到主JK的输入端,而造成竞跑的现象,待CK=0时,主JK将刚才变化的值传给从JK,并且不再改变,而从JK启动将变化的值反映到输出端,换句话说,一个完整的时钟周期才会使JK改变一次状态,达到改变竞跑的现象。
由于时序逻辑靠时钟控制变化顺序,用位准触发的方式无法确实掌控变化的时间点,因此实际上大都以边缘触发(正边缘、负边缘)的方式,只有在低转高(正缘)及高转低(负缘)的时间点触发,其他时间保持原状。
另外,一般JK触发器都会加入PR(预置)及CLR(清除)的功能,完整的方块图及真值表如图U8—9及图U8-10。
6.如图U8-11为D型触发器的方块图与真值表。
7.如图U8-12为T型触发器的方块图与真值表。
8.对照真值表可以发现,D及T型均可用JK来完成,如图U8-13及图U8—14。
9.在MAX+plusⅡ的prim元件库所提供的触发器有:
S-R-F.F.、具智能脚的S-RF.F.、Dlatch、DF.F.、TF.F.、具致能脚的J-KF.F.等。
表U8-2示出了它们的函数(Functlon)、电路符号与真值表。
(2)CLK:
触发器之时序脉冲CLOCK输入端
CLRN:
清除输入端
PRN:
预设输入端
ENA:
致能输入端
S,R,D,T,J,K:
触发器输入端
Q:
触发器输出端
4.使用表U8-2中的触发器方法为:
(1)在VARIABLE区段中将触发器名称指定给一个变数。
(2)在Logic区段中以下列格式来做触发器的输入输出脚信号接线
5.表U8-2中的触发器输出都只有Q端,若需要/Q端可使用NOT门由Q端反相取得。
六、自我练习
问题1:
参考表U8-2,以HDL语法完成DFF、JKFF、及TFF之真值表验证测试。
问题2:
在ALTERA所提供之mf元件库中,也可以找到一些触发器元件,图U8—15的74273即为一个八位具清除之D型触发器,常使用在微电脑控制周边上做资料栓锁捕抓,请自行在CPLD完成。
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 实验三 触发器 实验