综合应用部分一智力抢答器.docx
- 文档编号:15425181
- 上传时间:2023-07-04
- 格式:DOCX
- 页数:13
- 大小:175.72KB
综合应用部分一智力抢答器.docx
《综合应用部分一智力抢答器.docx》由会员分享,可在线阅读,更多相关《综合应用部分一智力抢答器.docx(13页珍藏版)》请在冰点文库上搜索。
综合应用部分一智力抢答器
第四部分常用的综合性电子电路实例
第十章智力抢答器
智力抢答器是各种竞赛活动中经常用到的电子产品。
对应于多个选手的输入端,能实现主持人控制开始、抢答选手序号显示、抢答后警铃提示、自动倒计时等多种综合功能,下面将由简单到复杂依次介绍智力抢答器的实例设计。
10.1主持人控制的三路智力抢答器
10.1.1设计要求
(1)三个选手,主持人控制抢答,主持人按键后选手抢答方有效,抢答完成后主持人按键能够用进行清零。
(2)屏幕显示最先抢答到的选手序号,其他抢答者抢答无效。
(3)有选手抢答后,报警器发生。
10.1.2设计方法分析
优先抢答信号输入后进入抢答编码电路,在经过译码-驱动电路输送给数显系统和声讯系统,同时锁存系统阻止其他抢答信号的有效输入。
同时要为以上系统设计提供时钟信号。
系统的工作原理框图如下-
10.1.3单元电路与整体电路
10.1.3.1方案一
(1)脉冲电路设计
脉冲使用非对称式的多谐振荡器产生,周期T=R2CIn3要远小于选手的反应时间。
在经过两个D出发器构成的四分频的时序逻辑电路,使得输出脉冲的周期延长为原来的四倍,并使得矩形脉冲波形更加规则。
(2)译码驱动与显示系统
译码由D触发器74LS175构成,其真值表如图。
三个选手的按键开关接在D1-D3,输出Q1-Q3接入发光二极管作为显示系统。
主持人按键接在CLR’上进行清零控制。
CLK时钟源则由脉冲电路提供。
(3)锁存电路
如图,一旦有抢答信号输入,Q1’-Q4’之一变为0,图中与非门U9A输出由1变为0,时钟源被阻断,抢答信号得到锁存。
(4)声讯系统
上图一旦有抢答信号输出,与非门U2A的输出由0变1,该输出可作为声讯系统的驱动。
综合上述,得到下图所示的三路抢答器系统整体电路图。
10.1.3.2方案二
(1)脉冲电路设计
由555定时器设计成多谐振荡器构成CLOCK脉冲。
T=(R5+2R6)C1In2。
(2)译码驱动与显示系统
仍选用74LS175作为译码驱动电路,输出要转化为CD4511的输入,并由显示器显示(CD411与显示器的连接参见第六章)。
根据CD4511的真值表和列写74LS175的输出和CD4511的输入的真值表-
74LS175的输出
CD4511的输入
显示数字
Q3
Q2
Q1
D
C
B
A
0
0
0
0
0
0
0
0
0
0
1
0
0
0
1
1
0
1
0
0
0
1
0
2
0
1
1
0
0
0
0
0
1
0
0
0
0
1
1
3
1
0
1
0
0
0
0
0
1
1
0
0
0
0
0
0
1
1
1
0
0
0
0
0
得出A=((Q3’Q2’Q1)’(Q3Q2’Q1’)’)’B=((Q3’Q2Q1’)’(Q3Q2’Q1’)’)’
C=D=0
(3)锁存电路
锁存电路仍采取方案一的方式,通过控制CLOCK能否加载到74LS175上来达到锁存要求。
(4)声讯系统
只要CD4511的DB和DA不为0,说明有抢答信号,用DB+DA作为声讯驱动。
整体电路如下-
10.1.3.3方案三
(1)脉冲电路
脉冲电路的设计方法如同方案一和方案二,本例中为了简化设计直接用CLOCKVOLTAGE代替。
(2)译码驱动和显示系统
本例的选手抢答输入直接接入到4511BD的输入端,采用弹簧式开关,开关摁下后接入1。
1号接入DA,2号接入DB,3号时需要DB=DC=1,但不能直接将3号接入DB和DA,否则1号或二号抢答时会使DB=DC=1。
因此3号输入接入两个二极管后再接入DB和DA,保证DBDA单独接入时DBDA只有一端接入为1。
(3)锁存电路
利用EL’=1时显示的保持特性,根据真值表(下图),显示由0变为123时,输出de=1变为0。
利用此特性设计电路如下,D触发器用来延迟EL’=1的时间。
在主持人输入为1且有抢答时会有锁存特性。
(4)声讯系统
同方案二
10.2带有倒计时功能的智力抢答器
10.2.1设计要求
在10.1.1的基础上设计10秒倒计时系统,主持人设定开始之后进行10秒倒计时,10秒内如果有人抢答则倒计时表停止。
若10秒内无人抢答则所有的抢答无效,警示灯熄灭。
10.2.2设计方法分析
整体电路在抢答输入电路、抢答编码电路、译码-驱动电路、显示系统、声讯系统、锁存系统的基础上,加入了倒计时控制系统。
主持人控制倒计时系统的开始,倒计时系统控制抢答的有效性,编码电路让倒计时停表。
原理图如下-
10.2.3单元电路与整体电路的设计
本方案基于10.2.3.2方案二的设计思路,在其上加入倒计时系统,CLOCK脉冲不再单独设计,由时钟源代替。
由于电路过于庞大,采用multisim中层次电路的设计方法。
(1)编码、译码驱动与锁存电路
电路设计上大致如图上述方案二,模块电路设计完成后,在界面右击选择PlaceSchematic-HB/SCConnector。
依次将输入端口按如图放置。
图中IO7与IO6连接,IO5与倒计时系统的输出连接,当倒计时完成仍无人抢答时,IO5输入0电位,使得脉冲信号无效,此后的抢答无效。
(2)倒计时系统
选用74LS192十进制可逆计数器作为倒计时核心元件。
IO7与主持人的控制键连接,主持人清零时,74LS192异步置数为1001(9)。
IO1-IO4与显示器相连接显示剩余的秒数。
IO6用来接在上一模块的IO5,控制抢答的截止。
IO5用来接上一模块的IO7,当有抢答信号输入时,IO7为0,此时倒计时系统的输入脉冲不能作用其上,实现停表。
当倒计时完成而无人抢答时,BO’输出进位为0,IO6为0,同样让倒计时停止,等待主持人重新开始。
(3)声讯系统
将如下装置接到编码、译码驱动与锁存电路的IO7上,由选手抢答时即进行警报。
在建立模块电路之前可对三个电路单独进行仿真,保证每个部分无误。
将上述三个模块分别存入不同的.ms10电路文件中,再新建一个文件,点击Place-HierarchicalBlockfromFiles选择上述三个模块,按照上述的原理进行连接,在对总电路进行仿真-
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 综合 应用 部分 智力 抢答