课设报告.docx
- 文档编号:15402659
- 上传时间:2023-07-04
- 格式:DOCX
- 页数:18
- 大小:1.17MB
课设报告.docx
《课设报告.docx》由会员分享,可在线阅读,更多相关《课设报告.docx(18页珍藏版)》请在冰点文库上搜索。
课设报告
课程设计报告
学生姓名:
黄世奇
学号:
1001030218
学院:
电气工程学院
班级:
电技102
题目:
TMS320LF2407A最小系统的设计
尹维春
指导教师:
职称:
2013年3月15日
前言………………………………………………………...3
一.设计要求……………………………………………...3
二.设计原理及框图…………………………………...3
三.器件说明……………………………………………....4
四.设计过程……………………………………………....6
五.仿真调试过程……………………………………........10
六.设计体会及收获………………………………………11
附录I(电路图)…………………………………………..12
附录II(PCB图)……………………………………….....13
前言
数字信号处理是一门涉及许多学科而又广泛应用于许多领域的新兴学科。
本次课设的目的是掌握DSP的特点和开发应用技巧,通过具体的电路设计和调试,领会DSP系统的设计要领。
培养将DSP应用到工程实践的能力。
首先熟悉SP综合试验箱的硬件资料和CCS编译环境,针对试验箱的硬件模块编制应用程序在试验箱上进行调试,进行具有实际应用功能的综合设计,包括硬件设计和相应的应用软件的设计,通过电路的设计、调试,进一步掌握DSP硬件开发技能,强化理论知识的实际工程应用。
此次设计的最小系统主要包括TMS320LF2407A、RAM、电源芯片等。
一.设计内容和要求
1、熟悉DSP综合实验箱的硬件资源和CCS编译环境,针对实验箱的硬件模块编制应用程序在实验箱上进行调试;
2、进行具有实际应用功能的综合设计,包括硬件设计和相应的应用软件的设计,通过电路的设计、调试,进一步掌握DSP硬件开发技能,强化理论知识的实际工程应用;
3、基本要求是进行各功能模块的实验,进一步要求是利用实验箱所提供的各种资源完成设计性和综合性实验;
4、硬件电路设计,包括TMS320LF2407A基本电路、电源电路、晶振、扩展RAM和LED灯,需要用protel软件完成原理图和PCB的设计;
5、软件设计,主要指编写该设计电路的验证程序,在实验箱上运行调试;
6、课程设计报告,包括总体设计方案、硬件电路设计和软件设计的具体说明。
二.设计原理及框图
1.设计原理
DSP2407最小系统是整个芯片能正常运行的最基本要求,首先由DSP最小系统的设计包括电源电路,振荡器电路,JTAG接口电路,复位电路等。
由于2407内部仅有2K的数据存储空间,不利于调试中程序的加载,所以需要外扩RAM。
同时设置LED灯,来检验最小系统工作是否正常。
2.框图
CPU
TMS320LF2407A
复位电路
LED
时钟电路
JATG
仿真接口
电源模块
滤波电路
RAM
存储模块
三.器件说明
1.TMS320LF2407A
(1).高性能静态CMOS技术,供电电压为3.3V,指令周期为33ns
(2).片内有高达32K字的FLASH程序存储器,
(3).高达1.5K字的数据/程序RAM,544字双口RAM(DARAM)和2K字的单口RAM(SARAM)
(4).两个事件管理器EVA和EVB,每个包括:
两个16为通用定时器,8个16位脉宽调制(PWM)通道
(5).可扩展外部存储器总共192K字空间:
64K程序存储空间,64K字数据存储器空间,64K字I/O寻址空间
(6).看门狗定时模块(WDT)
(7).控制局域网络CAN模块
(8).串行通信接口SCI模块
(9).16位串行外设SPI接口模块
(10).基于锁相环PLL的时钟发生器
(11).高达40个可单独编程或复用的通用I/O引脚
(12).5个外部中断(两个电机驱动保护,复位和两个可屏蔽中断)
(13).电源管理包括3种低功耗模式,能独立地将外设器件转入低功耗工作模式
如图1,为TMS320LF2407A的引脚图:
图1TMS320LF2407A引脚图
2.IS61LV6416
(1).高性能CMOS静态RAM
(2).64K,16位静态RAM
(3).高速转换时间:
8、10、12、15ns
(4).CMOS低功耗管理
(5).TTL可共存界面
(6).3.3V供电
(7).完全静态管理:
无时钟或刷新要求
(8).三种输出状态,高位、低位数据控制
如图2,为IS61LV6416的引脚图
图2IS6ILV6416的引脚图
下图3,为IS61LV6416的引脚功能表
图3IS61LV6416的引脚功能表
3.TPS7333Q
TPS7333Q是一款电压转换芯片,它的输出电压为3.3V,其特点如下:
1.集成的精密电源电压监控器可对稳压器的输出电压进行监控
2.低电平有效的复位信号脉冲宽度为200ms
3.极低压差IO=100mA时最大值为35mV(TPS7350)
4.低静态电流与负载无关典型值为340A
5.极低的休眠状态电流最大值0.5A
6.在整个负载电源与温度范围内固定输出型器件的容限为2%
7.输出电流范围为0mA至500mA
8.在要求严格的应用中TSSOP封装可降低元件的高度
如下图4,为TPS7333Q的引脚图
图4TPS7333Q的引脚图
4.JTAG
图5JTAG引脚图
图6JTAG引脚功能表
四.设计过程
1.电源电路设计
高稳定的电源对DSP系统的高性能运行有重要意义。
由于最小系统耗电不高,因此设计一个简单的稳压电路即可。
电路图如图7
图7稳压电路图
2.锁相环电路设计
本设计采用外部时钟电路,由于TMS320LF2407A的最高运行频率为40MHZ,所以当使用10MHZ外部时钟时,通过设置SCSR1的11—9位为111即可获得最佳性能。
使用外部时钟时,PLL还有一个锁相环滤波电路,用于将时钟电路的抖动降到最低。
电路图如图8
图8锁相环电路图
3.时钟电路
为节约成本,通常使用片内振荡电路,与无源晶体、起振电容一起连接成三点式振荡器来产生稳定时钟。
连接起振电容是为了保证正常的起振,对振荡频率的影响极小。
无源晶振需要借助于时钟电路才能产生振荡信号相对于晶振而言其缺陷是信号质量较差,通常需要精确匹配外围电路(用于信号匹配的电容、电感、电阻等),更换不同频率的晶体时周边配置电路需要做相应的调整。
电路如图9
图9时钟电路图
4.JTAG电路
JTAG是JOINTTESTACTIONGPOUP的简称,是一种国际标准测试协议。
标准的JTAG接口是4线——TMS、TCK、TDI、TDO,分别为模式选择、时钟、数据输入和数据输出线。
JTAG的工作原理可以归结为:
在器件内部定义一个TAP(teSTAccessPort,测试访问口),通过专用的JTAG测试工具对内部节点进行测试和调试。
JTAG接口用于连接DSP系统板和仿真器,实现仿真器DSP访问,JTAG的接口必须和仿真器的接口一致,否则将无法连接上仿真器。
EMUO和EMUI要上拉到DSP的电源其连接图如图10:
图10JTAG电路图
5.指示灯电路
通过2407与LED灯连接,然后用软件控制灯的亮灭来检验最小系统是否能正常工作。
电路图如图11
图11指示灯电路图
6.复位电路设计
TMS320LF2407A内部带有复位电路,因此可以直接RS复位引脚外面接一个上拉电阻即可,这对于简化外围电路,减少电路板尺寸很有用处,但是为了调试方便经常采用手动复位电路。
电路图如图12
图12复位电路图
7.RAM电路设计
图13RAN电路图
DSP_A00—DSP_A15直接与DSP的16跟地址线相连,DSP_D00-DSP_D15直接与DSP的16根数据线相连,RD直接与DSP的读选择引脚RD相连,WE直接与DSP的写使能引脚WE相连PS直接与DSP的程序处理器选择引脚PS相连,DS直接与DSP的数据存储器选择引脚DS相连,Mp/MC直接与DSP的微处理器/微控制器方式选择引脚相连
五.仿真调试过程
测试最小系统是否成功有以下四个步骤:
1.先给电压电路5V的电压,检测是否能够正常的产生3.3V电压,如果正常,进入下一步;否则,检查电源部分电路
2.将3.3V电压给TMS320LF2407A,直接测量CLKOUT引脚,查看是否有时钟信号输出,以及时钟信号的频率时候和设置一样。
若CLKOUT信号正确,进入下一步;否则检查时钟和复位信号
3.连接好仿真器,查看是否能打开仿真软件。
如果可以打开仿真软件,进入下一步;否则检查JTAG接口电路和上拉电阻
4.通过DSP下载程序DSP中运行,查看运行结果
调试程序:
#include"2407c.h"
#defineuintunsignedint
#defineucharunsignedchar
voidinlinedisable()
{
asm("setcINTM");//屏蔽所有中断
}
intinitial()//初始化
{
asm("setcSXM");//抑制符号扩展位
asm("clrcOVM");//累加器中结果正常溢出
asm("clrcCNF");//BO被配置为数据存储空间
*SCSR1=0X81FE;//CLKIN=10MHZ,CLKOUT=4*CLKIN=40MHA
*WDCR=0X0E8;//禁止看门狗
*IMR=0x0000;//禁止所有中断
*IFR=0xFFFF;//清除所有中断标志
*MCRA=*MCRA&0X0000;//PA,PB端口为一般I/O口
*MCRC=*MCRC&0X0000;//PE,PF端口为一般I/O口
*PADATDIR=*PADATDIR|0xFF00;//PA口设定为输出
*PBDATDIR=*PBDATDIR&0xFF00;//屏蔽PB端口各位
*PEDATDIR=*PEDATDIR&0xFF00;//屏蔽PE端口各位
}
voiddelay(unsignedintpp)//延迟程序
{
unsignedinti,t,j;
j=pp;
for(t=0;t { for(i=0;i<40;i++);//1us } } main() { uinti=0,flag=0,m=1,n=1,k=0; disable(); initial(); while (1) { *PEDATDIR=*PEDATDIR|0xFF1C;//E2,E3,E4亮 *PADATDIR=*PADATDIR|0xFF30;//A4,A5亮 *PBDATDIR=*PBDATDIR|0xFF86;//B1,B2,B7亮 delay(6000); *PEDATDIR=*PEDATDIR&0xFF00;//E2,E3,E4灭 *PADATDIR=*PADATDIR&0xFF00;//A4,A5灭 *PBDATDIR=*PBDATDIR&0xFF00;//B1,B2,B7灭 delay(6000); *PEDATDIR=*PEDATDIR|0xFF04;//E2 delay(6000); *PEDATDIR=*PEDATDIR|0xFF10;//E4 delay(6000); *PBDATDIR=*PBDATDIR|0xFF80;//B7 delay(6000); *PBDATDIR=*PBDATDIR|0xFF02;//B1 delay(6000); *PADATDIR=*PADATDIR|0xFF20;//A5 delay(6000); *PADATDIR=*PADATDIR|0xFF10;//A4 delay(6000); *PEDATDIR=*PEDATDIR|0xFF08;//E3 delay(6000); *PBDATDIR=*PBDATDIR|0xFF04;//B2 delay(6000); *PEDATDIR=*PEDATDIR&0xFF00; *PADATDIR=*PADATDIR&0xFF00; *PBDATDIR=*PBDATDIR&0xFF00;//全灭 } } voidinterruptnothing() { return; } 附录I(原理图) 附录Ⅱ(PCB图)
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 报告