8-可编程逻辑器件.ppt
- 文档编号:14668353
- 上传时间:2023-06-26
- 格式:PPT
- 页数:63
- 大小:3.71MB
8-可编程逻辑器件.ppt
《8-可编程逻辑器件.ppt》由会员分享,可在线阅读,更多相关《8-可编程逻辑器件.ppt(63页珍藏版)》请在冰点文库上搜索。
236261第八章可编程逻辑器件第八章可编程逻辑器件8.38.3可编程阵列逻辑可编程阵列逻辑(PAL)(PAL)8.48.4通用阵列逻辑通用阵列逻辑(GAL)(GAL)8.58.5高密度高密度PLD8.78.7现场可编程门阵列(现场可编程门阵列(FPGA)8.18.1概述概述8.28.2现场可编程逻辑阵列现场可编程逻辑阵列(FPLA)(FPLA)2362628.1概述概述目前集成电路分为目前集成电路分为通用型通用型和和专用型专用型两大类。
两大类。
通用集成电路通用集成电路:
如前面讲过的:
如前面讲过的SSI,MSI,CPU等。
特点:
等。
特点:
1.可实现预定制的逻辑功能,但功能相对简单;可实现预定制的逻辑功能,但功能相对简单;2.构成复杂系统时,功耗大、可靠性差,灵活性差。
构成复杂系统时,功耗大、可靠性差,灵活性差。
专用型集成电路专用型集成电路(ASIC)分为定制型和半定制型。
)分为定制型和半定制型。
(一)定制型:
由用户提出功能,交工厂生产。
其特点是
(一)定制型:
由用户提出功能,交工厂生产。
其特点是1.体积小、功耗低、可靠性高体积小、功耗低、可靠性高,2.批量小时成本高,设计制造周期长。
批量小时成本高,设计制造周期长。
3.用户不可编程。
用户不可编程。
一、数字集成电路按逻辑功能分类一、数字集成电路按逻辑功能分类236263
(二)半定制型:
是厂家作为通用产品生产,而逻辑功能
(二)半定制型:
是厂家作为通用产品生产,而逻辑功能由用户自行编程设计的由用户自行编程设计的ASIC芯片芯片,如可编程逻辑器件(如可编程逻辑器件(PLD)。
其特点是:
)。
其特点是:
1.用户可编程,可加密,因此使用方便;用户可编程,可加密,因此使用方便;2.组成的系统体积小,功耗低,可靠性高,集成度高组成的系统体积小,功耗低,可靠性高,集成度高;3.适合批量生产。
适合批量生产。
二、电子设计自动化(二、电子设计自动化(EDAElectronicDesignAutomation)简介)简介1.PLD是实现电子设计自动化的硬件基础;是实现电子设计自动化的硬件基础;236264基于芯片的设计方法基于芯片的设计方法可编程器件可编程器件芯片设计芯片设计电路板的设计电路板的设计电子系统电子系统传统电子系统设计方法传统电子系统设计方法固定功能元件固定功能元件电路板的设计电路板的设计电子系统电子系统EDA是“基于芯片的设计方法”:
是“基于芯片的设计方法”:
传统的数字系统设计方法是“固定功能集成块传统的数字系统设计方法是“固定功能集成块+连连线”,见图。
线”,见图。
当然,仅有硬件还不够,还要有当然,仅有硬件还不够,还要有EDA软件。
本章只介绍硬件。
软件。
本章只介绍硬件。
2362652.2.基于基于PLDPLD设计流程设计流程基于可编程逻辑器件设计分为三个步骤:
设计输入、设计基于可编程逻辑器件设计分为三个步骤:
设计输入、设计实现、编程。
其设计流程如下图。
实现、编程。
其设计流程如下图。
器件编程器件编程功能仿真功能仿真设计输入设计输入原理图原理图硬件描述语言硬件描述语言设计实现设计实现优化优化合并、映射合并、映射布局、布线布局、布线器件测试器件测试时时序序仿仿真真设计实现:
设计实现:
生成下载所需的各种文件。
生成下载所需的各种文件。
器件编程:
器件编程:
即“下载”和“配置”,即将编程数据放到具体即“下载”和“配置”,即将编程数据放到具体的可编程器件中。
的可编程器件中。
2362663.用用PLD设计数字系统的特点设计数字系统的特点采用采用PLD设计数字系统和中小规模相比具有如下特点:
设计数字系统和中小规模相比具有如下特点:
(1)减小系统体积:
减小系统体积:
单片单片PLD有很高的密度,可有很高的密度,可容纳中小规模集成电路的几片到十几片。
(低密度容纳中小规模集成电路的几片到十几片。
(低密度PLD小于小于700门门/片,高密度片,高密度PLD每片达数万门,最高达每片达数万门,最高达25万门)。
万门)。
(2)增强逻辑设计的灵活性:
增强逻辑设计的灵活性:
使用使用PLD器件设器件设计的系统,可以不受标准系列器件在逻辑功能上的限制;用计的系统,可以不受标准系列器件在逻辑功能上的限制;用户可随时修改。
户可随时修改。
(3)缩短设计周期:
缩短设计周期:
由于可完全由用户编程,用由于可完全由用户编程,用PLD设计一个系统所需时间比传统方式大为缩短;设计一个系统所需时间比传统方式大为缩短;(4)用)用PLD与或两级结构实现任何逻辑功能,比与或两级结构实现任何逻辑功能,比用中小规模器件所需的逻辑级数少。
这不仅简化了系统设计用中小规模器件所需的逻辑级数少。
这不仅简化了系统设计,而且减少了级间延迟,提高了系统的处理速度;,而且减少了级间延迟,提高了系统的处理速度;236267(7)系统具有加密功能:
系统具有加密功能:
多数多数PLD器件,如器件,如GAL或高密度可编程逻辑器件,本身具有加密功能。
设计者在设计或高密度可编程逻辑器件,本身具有加密功能。
设计者在设计时选中加密项,可编程逻辑器件就被加密。
器件的逻辑功能无时选中加密项,可编程逻辑器件就被加密。
器件的逻辑功能无法被读出,有效地防止电路被抄袭。
法被读出,有效地防止电路被抄袭。
(5)由于)由于PLD集成度高,测试与装配的量大大减少。
集成度高,测试与装配的量大大减少。
PLD可多次编程,这就使多次改变逻辑设计简单易行,从而有效可多次编程,这就使多次改变逻辑设计简单易行,从而有效地降低了成本;地降低了成本;(6)提高系统的可靠性:
提高系统的可靠性:
用用PLD器件设计的系统减少器件设计的系统减少了芯片数量和印制板面积,减少相互间的连线,增加了平均寿命了芯片数量和印制板面积,减少相互间的连线,增加了平均寿命,提高抗干扰能力,从而增加了系统的可靠性;提高抗干扰能力,从而增加了系统的可靠性;236268PLD是是70年代发展起来的新型逻辑器件,相继出现年代发展起来的新型逻辑器件,相继出现了了PROM、FPLA、PAL、GAL、EPLD和和FPGA及及iSP等。
前四种属于低密度等。
前四种属于低密度PLD,后三种属高密度,后三种属高密度PLD。
1.PLD1.PLD的基本结构的基本结构1.PLD1.PLD的基本结构的基本结构与门与门阵列阵列或门或门阵列阵列乘积项乘积项和项和项输入输入电路电路输入信号输入信号互补互补输入输入输出输出电路电路输出函数输出函数反馈输入信号反馈输入信号它们组成结构基本相似:
它们组成结构基本相似:
三、三、PLD概述概述236269ABCDF2F2=B+C+DABCDF12.PLD2.PLD的逻辑符号表示方法的逻辑符号表示方法2.PLD2.PLD的逻辑符号表示方法的逻辑符号表示方法1)输入缓冲器表示方法)输入缓冲器表示方法AAA2)与门和或门的表示方法)与门和或门的表示方法F1=ABC2362610下图列出了连接的三种特殊情况下图列出了连接的三种特殊情况:
输入全编程,输出为输入全编程,输出为0。
也可简单地在对应的与门中画叉,因此也可简单地在对应的与门中画叉,因此E=D=0。
乘积项与任何输入信号都没有接通,相当与门乘积项与任何输入信号都没有接通,相当与门输出输出为为1。
2362611PLDPLD中用的逻辑图符号中用的逻辑图符号2362612下图给出最简单的下图给出最简单的PROM电路图,右图是左图的简化形电路图,右图是左图的简化形式。
式。
实现的函数为:
实现的函数为:
BABAF1BABAF2BAF323626133.PLD3.PLD的结构类型的结构类型3.PLD3.PLD的结构类型的结构类型
(1)与固定、或编程:
)与固定、或编程:
PROM
(2)与或全编程:
)与或全编程:
FPLA(3)与编程、或固定:
)与编程、或固定:
PAL、GAL、EPLD、FPGA1)与固定、或编程:
()与固定、或编程:
(PROM)PLD基本结构大致相同,根据与或阵列是否可编程分为三类:
基本结构大致相同,根据与或阵列是否可编程分为三类:
ABCBCA00000101011123626142)与、或全编程:
)与、或全编程:
代表器件是代表器件是FPLA(FieldProgrammableLogicArray)3)与编程、或固定:
)与编程、或固定:
代表器件代表器件PAL(ProgrammableArrayLogic)和)和GAL(GenericArrayLogic)、)、EPLD、FPGA(FieldProgrammableGateArray)。
)。
在这种结构中,与阵列可编程,或阵列中每在这种结构中,与阵列可编程,或阵列中每个或门所连接的乘积项是固定的,见下页图。
其中个或门所连接的乘积项是固定的,见下页图。
其中EPLD和和FPGA的结构还要复杂得多,我们将在后面介的结构还要复杂得多,我们将在后面介绍。
绍。
2362615每每个交叉点都可个交叉点都可编程。
编程。
O1O1为两个为两个乘积项之和。
乘积项之和。
与阵列可编程,或阵列不可编程的与阵列可编程,或阵列不可编程的PLD。
23626164.PLD4.PLD的分类(按集成度分类)的分类(按集成度分类)可编程逻辑器件可编程逻辑器件PLDLDPLD(低密度(低密度PLD)HDPLD(高密度(高密度PLD)EPLDFPGAiSPPROMFPLAPALGAL2362617组合电路和时序电路结构的通用形式组合电路和时序电路结构的通用形式A0An-1W0W(2n-1)D0Dm8.28.2现场可编程逻辑阵列(现场可编程逻辑阵列(FPLFPLAA)2362618组合电路和时序电路结构的通用形式组合电路和时序电路结构的通用形式可编程的“或”阵列可编程的“与”阵列23626198.38.3可编程阵列逻辑器件(可编程阵列逻辑器件(PALPAL)8.3.1PAL的基本结构的基本结构PAL是由可编程的与阵列、固定的或阵列和是由可编程的与阵列、固定的或阵列和输出电路三部分组成。
有些输出电路三部分组成。
有些PAL器件中,输出电器件中,输出电路包含触发器和从触发器输出端到与阵列的反馈路包含触发器和从触发器输出端到与阵列的反馈线,便于实现时序逻辑电路。
同一型号的线,便于实现时序逻辑电路。
同一型号的PAL器器件的输入、输出端个数固定。
件的输入、输出端个数固定。
含一个可编程的与阵列逻辑和一个固定的或阵列逻辑2362620W0W1W2W3A0A1+Y0Y1Y2Y3PAL与阵列可编程、或阵列固定与阵列可编程、或阵列固定FPLA与、或阵列均可编程与、或阵列均可编程W0W1W2W3A0A1+Y0Y1Y2Y323626211.专用输出结构专用输出结构II8.3.2PAL的几种输出电路结构和反馈形式的几种输出电路结构和反馈形式这种结构的输出端这种结构的输出端只能作输出用只能作输出用,不能作输入用。
因电路中不含触,不能作输入用。
因电路中不含触发器,所以发器,所以只能实现组合逻辑电路只能实现组合逻辑电路。
输出端可以是或门、或非门,或者。
输出端可以是或门、或非门,或者互补输出结构。
互补输出结构。
目前常用的产品有目前常用的产品有PAL10PAL10HH8(108(10输入,输入,88输出,输出,高电平输出有效高电平输出有效)、PAL10PAL10LL88、PAL16PAL16CC1(161(16输入,输入,11输出,输出,互补型输出互补型输出)等。
等。
2362622用途:
产生组合逻辑电路1.专用输出结构专用输出结构2362623BA“或”阵列(固定)SC“与”阵列(可编程)CBCACABCABCCABBCACBAS全加器23626242.可编程可编程I/O输出结构输出结构用途:
组合逻辑电路,有三态控制可实现总线连接可将输出作输入用2362625这种结构的或门输出经过三态输出缓冲器这种结构的或门输出经过三态输出缓冲器,可,可直接送往输出直接送往输出,也可再经互补输出的缓冲器,也可再经互补输出的缓冲器反馈反馈到与阵列输入。
即它到与阵列输入。
即它既可作为输出用,也可既可作为输出用,也可作为输入用作为输入用。
用于。
用于实现复杂的组合逻辑电路实现复杂的组合逻辑电路。
目前常用的产品有目前常用的产品有PAL16L8PAL16L8、PAL20L10PAL20L10等。
等。
在有些可编程在有些可编程I/OI/O结构的结构的PALPAL器件中,在器件中,在与或逻辑阵列的输出和三态缓冲器之间还设置有与或逻辑阵列的输出和三态缓冲器之间还设置有可编程的异或门。
通过对异或门一个可编程输入可编程的异或门。
通过对异或门一个可编程输入端的编程可以控制输出的极性。
端的编程可以控制输出的极性。
23626263.寄存器型输出结构:
寄存器型输出结构:
也称作时序结构,如下图所示也称作时序结构,如下图所示。
用途:
产生时序逻辑电路23626274.带异或门的寄存器型输出结构:
带异或门的寄存器型输出结构:
目前常用的产品有目前常用的产品有PAL20PAL20XX44、PAL20PAL20XX8(8(XX表示异或输出表示异或输出型型)等。
等。
时序逻辑电路还可便于对“与与-或或”输出求反23626285.运算选通反馈输出结构:
运算选通反馈输出结构:
时序逻辑电路可产生A、B的十六种算术、逻辑运算2362629PAL器件产品型号说明器件产品型号说明
(1)
(1)生产厂家对生产厂家对PALPAL器件的命名,前面一般还有厂家的器件的命名,前面一般还有厂家的标志;标志;
(2)
(2)代表制造工艺:
空白代表代表制造工艺:
空白代表TTLTTL,CC代表代表CMOS;CMOS;(3)(3)代表代表PALPAL器件的最大阵列输入数;器件的最大阵列输入数;(4)(4)代表输出电路类型(见另页)。
代表输出电路类型(见另页)。
(5)(5)代表最大的组合输出端数目或最大的寄存器数目。
代表最大的组合输出端数目或最大的寄存器数目。
(6)(6)表示器件功耗级别、速度等级,封装形式等信息。
表示器件功耗级别、速度等级,封装形式等信息。
2362630表表1PAL器件的输出电路类型器件的输出电路类型代号代号意意义义例例子子H高电平输出高电平输出(Active-HighOutput)PAL10H8L低电平输出低电平输出(Active-LowOutput)PAL16L8P输出极性可编程输出极性可编程(ProgrammableOutputPolarity)PAL16P8C互补式输出互补式输出(ComplementaryOutput)PAL16C1X带异或门输出带异或门输出(Exclusive-ORGate)PAL2010R带寄存器输出带寄存器输出(RegisteredOutput)PAL16R8RP输出极性可编程且带寄存器的输出输出极性可编程且带寄存器的输出(RegisteredwithProgrammableProarity)PAL16RP8RA带有非同步的寄存器输出带有非同步的寄存器输出(RegisteredAsynchronous)PAL16RA823626318.3.3PAL的应用举例的应用举例【例【例8.3.1】用用PAL器件设计一个数值判别电路。
器件设计一个数值判别电路。
要求判断要求判断4位二进制数位二进制数DCBA的大小属于的大小属于05、610、1115三个区间的哪一个之内。
三个区间的哪一个之内。
解:
设设Y0=1表示表示DCBA的数值在的数值在0-5之间;之间;设设Y1=1表示表示DCBA的数值在的数值在6-10之间;之间;设设Y2=1表示表示DCBA的数值在的数值在11-15之间;之间;则可列真值表如下:
则可列真值表如下:
236263201011100100110100101010000101001100100010010010001000000Y0Y1Y2ABCD输输出输入00111110010111001101100100110011101010010101010010100001Y0Y1Y2ABCD输输出输入写出表达式写出表达式:
)5,4,3,2,1,0(0Y)10,9,8,7,6(1Y)15,14,13,12,11(2Y2362633卡诺图化简:
卡诺图化简:
这是一组具有四输入变量,三输出端的组合逻辑这是一组具有四输入变量,三输出端的组合逻辑函数。
用函数。
用PAL器件实现,应选四个以上输入端,三个以上输器件实现,应选四个以上输入端,三个以上输出端的器件,且至少有一个输出含有三个以上的乘积项。
所出端的器件,且至少有一个输出含有三个以上的乘积项。
所以可选择以可选择PAL14H4。
然后按表达式进行编程即可。
然后按表达式进行编程即可。
图见图见8.3.1010110100BA00011110DCL10110100BA00011110DCL10110100BA00011110DCLY0Y1Y211111111111111110BDCDY1ADCBDCCBDYDBADCY22362634采用采用E2CMOS工艺和灵活的输出结构,有电擦除工艺和灵活的输出结构,有电擦除、可反复编程的特性。
、可反复编程的特性。
与与PAL相比,相比,GAL的输出结构配置了可以任意的输出结构配置了可以任意组态的组态的输出逻辑输出逻辑宏单元宏单元OLMC(OutputLogicMacroCell)。
因此,同一型号的)。
因此,同一型号的GAL器件可满足多种不同的需要。
器件可满足多种不同的需要。
一、电路结构形式一、电路结构形式可编程“与”阵列可编程“与”阵列+固定“或”阵列固定“或”阵列+可编程输出电路可编程输出电路OLMCOLMC8.4通用阵列逻辑(通用阵列逻辑(GAL)2362635GAL和和PAL在结构上的区别见下图:
在结构上的区别见下图:
23626362OLMC19CK1983OLMC1818164OLMC1717245OLMC1616326OLMC1515407OLMC1414488OLMC1313569OLMC12126311OE1008162431(a)GAL16V81234567892019181716151413121110GNDUCC(b)图9-29(a)(a)逻辑图;逻辑图;(b)(b)引脚图引脚图GAL16V8逻辑图及引脚图2362637二、二、GAL输出逻辑宏单元输出逻辑宏单元OLMC的组成的组成输出逻辑宏单元输出逻辑宏单元OLMC由或门、异或门、由或门、异或门、D触发器触发器、多路选择器、多路选择器MUX、时钟控制、使能控制和编程元件等组成,、时钟控制、使能控制和编程元件等组成,如下图:
如下图:
23626381个或个或门门1个异或个异或门门1个个D触发触发器器功能:
将与阵列的乘积项进行逻辑功能:
将与阵列的乘积项进行逻辑或,然后送到异或门或,然后送到异或门A与极性控制信号与极性控制信号XOR(n)异或。
当异或。
当XOR(n)=1时,异或门对时,异或门对A反;反;XOR(n)=0时,异或门输出为时,异或门输出为A。
如。
如XOR(16)=1,表示第,表示第16号引脚输出信号的极性是高有号引脚输出信号的极性是高有效。
效。
存储异或门的输出信息。
只要有一个存储异或门的输出信息。
只要有一个OLMC设设置成寄存器输出组态,则置成寄存器输出组态,则1号脚就是号脚就是CP时钟信时钟信号。
号。
23626394个多路开关个多路开关结构控制字结构控制字结构控制字结构控制字产生对多路开关的地址控制信号产生对多路开关的地址控制信号2362640乘积项选择乘积项选择器器(2选选1)输出选择输出选择器器(2选选1)三态选择三态选择器器(4选选1)反馈选择反馈选择器器(4选选1)2362641三、输出逻辑宏单元三、输出逻辑宏单元OLMC组态组态输出逻辑宏单元由对输出逻辑宏单元由对AC1(n)和和AC0进行编程决定进行编程决定PTMUX、TSMUX、OMUX和和FMUX的输出,共有的输出,共有5种基种基本组态:
本组态:
专用输入组态、专用输出组态、复合输入专用输入组态、专用输出组态、复合输入/输出组输出组态、寄存器组态和寄存器组合态、寄存器组态和寄存器组合I/O组态。
组态。
8个宏单元可以处个宏单元可以处于相同的组态,或者有选择地处于不同组态。
于相同的组态,或者有选择地处于不同组态。
(1)专用输入组态:
如下图所示:
专用输入组态:
如下图所示:
此时此时AC1(n)1,AC00,使,使TSMUX输出为输出为0,三态输出缓冲器的输出,三态输出缓冲器的输出呈现高电阻,本单元输出呈现高电阻,本单元输出功能被禁止。
功能被禁止。
I/O可以作为输入端,提可以作为输入端,提供给相邻的逻辑宏单元。
供给相邻的逻辑宏单元。
本级输入信号却来自另一本级输入信号却来自另一相邻宏单元。
相邻宏单元。
2362642
(2)专用组合输出组态【专用组合输出组态【AC0=0,AC1(n)0】:
如下图所】:
如下图所示:
示:
FMUX选择接地选择接地,本单元和相本单元和相邻单元的反馈信号均被阻断邻单元的反馈信号均被阻断PTMUX选择选择1,第一与项送入或门第一与项送入或门OMUX选选择择0,跨过,跨过DFFTSMUX选择选择VCC2362643FMUX选选中中DFF的的Q端端(3)寄存器组态:
当寄存器组态:
当AC1(n)0,AC01时,如下图所示时,如下图所示。
CLK、OE作为作为时钟和输出缓冲时钟和输出缓冲器的使能信号,器的使能信号,是器件的公共端是器件的公共端(TSMUX选中选中OE端)端)OMUX选中选中1端,端,DFF的的Q端输出端输出2362644(4)反馈组合输出组态:
)反馈组合输出组态:
AC0=AC1(n)=1,且且SYN=12.输出信号反输出信号反馈到与阵列。
馈到与阵列。
(5)时序电路中的组合输出)时序电路中的组合输出AC0=AC1(n),且,且SYN=0这时其他这时其他OLMC中至少有一个工作在寄存器组态中至少有一个工作在寄存器组态,而该,而该OLMC作为组合电路使用。
作为组合电路使用。
与(与(4)不同在于)不同在于CLK和和OE端作为公共信号使用。
端作为公共信号使用。
和专用输出和专用输出组态比,有组态比,有两点不同:
两点不同:
1.三态门使能三态门使能端接第一与项端接第一与项;GAL的输入,输出电路和特性留给同学自学。
的输入,输出电路和特性留给同学自学。
2362645
(一)优点:
(一)优点:
GAL是继是继PAL之后具有较高性能的之后具有较高性能的PLD,和,和PAL相比,具有以下优点:
相比,具有以下优点:
(1)有较高的通用性和灵活性有较高的通用性和灵活性:
它的每个逻辑宏单元可以根它的每个逻辑宏单元可以根据需要任意组态,既可实现组合电路,又可实现时序电路。
据需要任意组态,既可实现组合电路,又可实现时序电路。
(2)利用率高:
利用率高:
GAL采用电可擦除采用电可擦除CMOS技术,可以用电技术,可以用电压信号擦除并可重新编程。
因此,可反复使用。
压信号擦除并可重新编程。
因此,可反复使用。
(3)高性能的高性能的EE22COMSCOMS工艺:
工艺:
使使GAL的高速度、低功耗,的高速度、低功耗,编程数据可保存编程数据可保存20年以上。
年以上。
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 可编程 逻辑 器件