第2章C的结构和原理.ppt
- 文档编号:8451573
- 上传时间:2023-05-13
- 格式:PPT
- 页数:51
- 大小:4.31MB
第2章C的结构和原理.ppt
《第2章C的结构和原理.ppt》由会员分享,可在线阅读,更多相关《第2章C的结构和原理.ppt(51页珍藏版)》请在冰点文库上搜索。
2023/5/13,1,第2章80C51的结构和原理,80C51系列概述,2.1,80C51的基本结构与应用模式,2.2,80C51典型资源配置与引脚封装,2.3,80C51单片机的CPU,2.4,80C51的存储器组织,2.5,80C51的并行口结构与操作,2.6,2023/5/13,2,2.180C51系列概述,2.1.1MCS-51系列,8051/8751/80318052/8752/803280C51/87C51/80C3180C52/87C52/80C32等,MCS-51是Intel公司生产的一个单片机系列名称。
这一系列的单片机有多种,如:
2023/5/13,3,生产工艺有两种:
在产品型号中凡带有字母“C”的即为CHMOS芯片,CHMOS芯片的电平既与TTL电平兼容,又与CMOS电平兼容。
如87C51。
一是HMOS工艺(高密度短沟道MOS工艺)。
二是CHMOS工艺(互补金属氧化物的HMOS工艺)。
2023/5/13,4,功能上,有基本型和增强型2大类:
增强型:
8052/8752/803280C52/87C52/80C32,基本型:
8051/8751/803180C51/87C51/80C31,2023/5/13,5,在片内程序存储器配置上,有3种形式,即掩膜ROM、EPROM和ROMLess。
如:
80C51有4K字节的掩膜ROM87C51有4K字节的EPROM80C31在芯片内无程序存储器。
2023/5/13,6,2.1.280C51系列,各厂商以8051为基核开发出的CMOS单片机统称为80C51系列。
常用产品有:
Intel:
80C31、80C51、87C51,80C32、80C52、87C52等;ATMEL:
89C51、89C52、89C2051等;Philips、华邦、Dallas、Siemens等公司的许多产品。
2023/5/13,7,2.280C51的基本结构与应用模式,2.2.180C51的基本结构,2023/5/13,8,2.2.280C51的应用模式,带总线扩展引脚的产品,扩展总线的应用模式不扩展总线的应用模式,2023/5/13,9,没有总线扩展引脚的产品,引脚数减少、体积减小。
对于不需进行并行外围扩展,装置的体积要求苛刻且程序量不大的系统极其适合。
典型产品,如:
AT89S2051/AT89S4051。
2023/5/13,10,2.380C51典型产品资源配置与引脚封装,2.3.180C51典型产品资源配置,2023/5/13,11,由表可见:
增强型与基本型的几点不同:
片内ROM:
从4K增加到8K片内RAM:
从128增加到256定时/计数器:
从2个增加到3个中断源:
从5个增加到6个。
2023/5/13,12,无ROM型,要在片外扩展程序存储器;,掩膜ROM型,程序由芯片生产厂写入;,EPROM型,程序通过写入装置写入;,FlashROM型,程序可电写入(常用)。
片内ROM的配置形式:
还有OTPROM型,具有较高的可靠性。
2023/5/13,13,2.3.280C51的引脚封装,2023/5/13,14,2.480C51的CPU,2023/5/13,15,2.4.1CPU的功能单元,运算器累加器ACC寄存器BPSW,控制器程序计数器PC指令寄存器IR定时与控制逻辑,其他寄存器程序计数器PC数据指针DPTR堆栈指针SP工作寄存器R0R7,2023/5/13,16,寄存器及其存储器映射如下图:
2023/5/13,17,2.4.280C51的时钟与时序,时钟产生方式,内部时钟方式外部时钟方式,2023/5/13,18,80C51的时钟信号,1个机器周期:
12个晶荡周期(或6个时钟周期),指令的执行时间称作指令周期(单、双、四周期),2023/5/13,19,80C51的典型时序,单字节指令双字节指令,单周期指令,2023/5/13,20,双周期指令,2个机器周期中ALE有效4次,后3次读操作无效。
2023/5/13,21,访问外部RAM的双周期指令时序,第二机器周期无读操作码的操作,而是进行外部数据存储器的寻址和数据选通。
ALE信号会出现非周期现象。
2023/5/13,22,2.4.380C51单片机的复位,复位可使单片机或系统部件处于确定的初始状态。
复位电路,上电复位电路按键与上电复位,2023/5/13,23,单片机复位后的状态,PC=0000HRAM:
随机值(运行中复位不改变RAM内容),SFR:
P0P3=FFHSP=07HIP、IE和PCON:
有效位为0PSW=00H,2023/5/13,24,2.580C51的存储器组织,80C51存储器可以分成两大类:
RAM,CPU在运行时能随时进行数据的写入和读出,但在关闭电源时,其所存储的信息将丢失。
用来存放暂时性的输入输出数据、运算的中间结果或用作堆栈。
ROM,写入信息后不易改写的存储器。
断电后,其中的信息保留不变。
用来存放固定的程序或数据,如系统监控程序、常数表格等。
2023/5/13,25,2.5.180C51单片机的程序存储器配置,片内与片外程序存储器的选择,2023/5/13,26,2023/5/13,27,程序存储器低端的几个特殊单元,2023/5/13,28,程序存储器中的指令代码及其观察,2023/5/13,29,2.5.280C51单片机数据存储器配置,片内、片外数据存储器概况,片内RAM及SFR片外RAM,2023/5/13,30,工作寄存器区(含寄存器组03),寄存器组0:
地址00H07H寄存器组1:
地址08H0FH寄存器组2:
地址10H17H寄存器组3:
地址18H1FH,当前工作寄存器组选择,PSW寄存器中:
2023/5/13,31,片内RAM详图,2023/5/13,32,位寻址区,2023/5/13,33,通用RAM区,30H7FH,共80字节,数据缓冲堆栈SP指示栈顶复位时SP=07H系统初始化通常重新设置,2023/5/13,34,RAM内容查看,2023/5/13,35,2.5.380C51单片机的特殊功能寄存器(SFR),基本型单片机有21个SFR离散地分布在80HFFH空间。
与运算器相关3个ACCBPSW,与定时/计数器相关6个TH0,TL0TH1,TL1TMODTCON,指针类3个SPDPH,DPL,与口相关7个P0,P1,P2,P3SBUFSCONPCON,与中断相关2个IEIP,2023/5/13,36,2.680C51的并行口结构与操作,P0口结构,输出时,2.6.1P0、P2口的结构,2023/5/13,37,输入时,读锁存器(“读-修改-写”类指令,如ANLP0,A),读引脚(“MOV”类指令,如MOVA,P0),要先写“1”,1,0,P0作通用I/O时为:
准双向口!
2023/5/13,38,输出时,地址/数据信息分时出现在输出引脚。
输入时,先输出地址,然后自动向锁存器写1,再读引脚。
此时为真正双向口。
2023/5/13,39,P2口结构,P2作通用I/O口(未扩片外存储器,或虽扩RAM但采用“MOVXRi”传送时C=0),P2作通用I/O时为:
准双向口!
P2作地址总线高8位(C=1),2023/5/13,40,P1口结构,P1仅能为通用的准双向口!
2.6.2P1、P3口的结构,2023/5/13,41,P3口结构,第一功能:
通用I/O口(对口寻址时),2023/5/13,42,第二功能(不对口寻址时),2023/5/13,43,2.6.3并行口驱动简单外设,并行口的负载能力(AT89S52),每根口线最大可吸收10mA的(灌)电流P0口吸收电流的总和不能超过26mAP1、P2和P3每个口吸收电流的总和限制在15mA4个口所有口线的吸收电流总和限制在71mA,2023/5/13,44,驱动简单的输出设备,驱动LED(发光二极管),LED典型工作点:
1.75V,10mA。
单个LED驱动特性如下图:
2023/5/13,45,多个LED驱动如下图:
并口直接驱动经缓冲器驱动,(亮度不理想),(245:
单根线25mA,总和75mA),2023/5/13,46,驱动LED数码管,公共电阻限流各路分别限流,2023/5/13,47,共阴极字形“1”编码示例:
06H,2023/5/13,48,驱动蜂鸣器,有源蜂鸣器:
接额定电压就可连续发声,无源蜂鸣器:
接入变频方波,可得到不同音调的声音,两种蜂鸣器驱动电路相同,仅程序不同,2023/5/13,49,驱动简单的输入设备,简单开关及输入接口,2023/5/13,50,开关闭合与断开时的抖动及去抖电路,按键较少时:
去抖电路,按键较多时:
软件延时,通常为10ms,ThankYou!
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 结构 原理