数字系统设计实验报告Word格式.doc
- 文档编号:8431269
- 上传时间:2023-05-11
- 格式:DOC
- 页数:15
- 大小:4.43MB
数字系统设计实验报告Word格式.doc
《数字系统设计实验报告Word格式.doc》由会员分享,可在线阅读,更多相关《数字系统设计实验报告Word格式.doc(15页珍藏版)》请在冰点文库上搜索。
徐州
实验4-1组合电路的设计
实验目的:
熟悉Quartus2的VHDL文本设计流程全过程,学习简单组合电路的设计,多层次电路的设计、仿真和硬件测试。
实验内容:
1.首先利用Quartus2完成2选1多路选择器的文本编辑输入和仿真测试等步骤,给出仿真波形。
最后在实验系统上进行硬件测试,验证本项设计的功能。
2.将此多路选择器看成是一个元件mux21a,利用元件例化语句描述,并将此文件放在同一目录中。
任务一:
1.程序代码
ENTITYmux21aIS
PORT(a,b,s:
INBIT;
y:
OUTBIT);
ENDENTITYmux21a;
ARCHITECTUREoneOFmux21aIS
BEGIN
PROCESS(a,b,s)
BEGIN
IFs='
0'
THENy<
=a;
ELSEy<
=b;
ENDIF;
ENDPROCESS;
ENDARCHITECTUREone;
2.编译
3.时序仿真
4.观察RTL电路
任务二:
1.程序代码
entityMUXKIS
PORT(a1,a2,a3,s1,s0:
inbit;
outy:
outbit);
endentityMUXK;
ARCHITECTUREoneofMUXKIS
COMPONENTmux21a
port(a,b,s:
inbit;
y:
endcomponent;
signaltmp:
bit;
begin
u1:
mux21aportmap(a=>
a2,b=>
a3,s=>
s0,y=>
tmp);
u2:
a1,b=>
tmp,s=>
s1,y=>
outy);
endarchitectureone;
2.编译
3.波形图
4.观察RTL电路
实验体会:
通过这次实验,对vhdl文本设计流程有了初步的了解,对组合电路的原理和构成有了更深的认识。
这次实验的最大收获就是学会了quartersII的初步使用方法。
实验4-2时序电路的设计
熟悉Quartus2的VHDL文本设计过程,学习简单时序电路的设计、仿真和测试。
1.设计触发器,给出程序设计、程序编译、仿真分析、硬件测试及详细实验过程。
2.设计锁存器,给出程序设计、程序编译、仿真分析、硬件测试及详细实验过程。
LIBRARYIEEE;
USEIEEE.STD_LOGIC_1164.ALL;
ENTITYDFF1IS
PORT(CLK,D:
INSTD_LOGIC;
Q:
OUTSTD_LOGIC);
END;
ARCHITECTUREBHVOFDFF1IS
SIGNALQ1:
STD_LOGIC;
BEGIN
PROCESS(CLK,Q1)
BEGIN
IFCLK'
EVENTANDCLK='
1'
THENQ1<
=D;
ENDIF;
ENDPROCESS;
Q<
=Q1;
ENDARCHITECTUREBHV;
libraryieee;
useieee.std_logic_1164.all;
entitydff3is
port(clk,d:
instd_logic;
q:
outstd_logic);
endentitydff3;
architecturebhvofdff3is
begin
process(clk,d)
begin
ifclk='
thenq<
=d;
endif;
endprocess;
endarchitecturebhv;
4.RTL模拟图
这次实验的内容是时序电路的设计,通过仿真来分析设计结果。
通过这次实验我对时序电路有了更深的理解。
作为一种工具语言,只有通过不停的实践和总结才能更好的提高自己的技能。
实验4-3含异步清0和同步时钟使能的加法计数器的设计
学习计数器的设计、仿真和硬件测试,进一步熟悉VHDL设计技术。
在Quartus2上对例进行编译、综合,仿真。
说明例中各语句的作用,详细描述示例的功能特点,给出其所有信号的时序仿真波形。
USEIEEE.STD_LOGIC_UNSIGNED.ALL;
ENTITYCNT10IS
PORT(CLK,RST,EN:
CQ:
OUTSTD_LOGIC_VECTOR(3DOWNTO0);
COUT:
OUTSTD_LOGIC);
ENDCNT10;
ARCHITECTUREBEHAVOFCNT10IS
PROCESS(CLK,RST,EN)
VARIABLECQI:
STD_LOGIC_VECTOR(3DOWNTO0);
BEGIN
IFRST='
THENCQI:
=(OTHERS=>
'
);
ELSIFCLK'
THEN
IFEN='
IFCQI<
9THENCQI:
=CQI+1;
ELSECQI:
ENDIF;
ENDIF;
ENDIF;
IFCQI=9THENCOUT<
='
;
ELSECOUT<
ENDIF;
CQ<
=CQI;
ENDPROCESS;
ENDBEHAV;
3.波形图4.RTL模拟图
本次实验设计了一个含异步清0和同步时钟使能的加法计数器,设计原理较为简单,但在设计过程中也会出现一些小错误,通过细心的分析才能够使实验结果更加完善。
实验4-4用原理图输入法设计全加器
熟悉原理图的输入方法设计简单组合电路,掌握层次化设计的方法,并通过一个全加器的设计把握利用EDA软件进行原理如输入方式的电子线路设计的详细流程。
设计全加器,给出程序设计、程序编译、仿真分析、硬件测试及详细实验过程。
1.半加器图
2.全加器图
3.编译
4.波形图
通过这次实验,我发现数字系统设计更加有趣,并对于一些原来不怎么理解理论认识更加透彻了,只有理论和实践的结合才能更好的理解并运用所学的知识。
硬件设计在掌握了基础设计知识后,重要的是设计的思维和方法。
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 数字 系统 设计 实验 报告