6位十进制计数显示器Word格式.docx
- 文档编号:7753458
- 上传时间:2023-05-09
- 格式:DOCX
- 页数:10
- 大小:86.57KB
6位十进制计数显示器Word格式.docx
《6位十进制计数显示器Word格式.docx》由会员分享,可在线阅读,更多相关《6位十进制计数显示器Word格式.docx(10页珍藏版)》请在冰点文库上搜索。
张伟杜留峰
完成日期:
2012年6月8日
6位十进制计数器设计任务书
1.设计目的与要求
设计6位十进制计数显示器电路,要认真并准确地理解有关要求,独立完成系统设计,要求所设计的电路具有以下功能:
(1)能够实现0-999999的计数并显示;
(2)具备计数数据的锁存功能;
(3)采用数码管显示;
(4)具备复位清零功能。
2.设计内容
(1)画出电路原理图,正确使用逻辑关系;
(2)确定元器件及元件参数;
(3)电路仿真;
(4)SCH文件生成与打印输出;
(5)PCB文件生成与打印输出。
3.编写设计报告
写出设计的全过程,附上有关资料和电路图,有总结体会。
4.答辩
在规定时间内,完成叙述并回答问题。
目录
1引言……………………………………………………………………………………………………1
2总体设计方案…………………………………………………………………………………………1
2.1设计思路……………………………………………………………………………………………1
2.2总体设计框图………………………………………………………………………………………1
3设计原理分析…………………………………………………………………………………………2
3.1计数器工作原理及元件……………………………………………………………………………2
3.2译码器工作原理及元件……………………………………………………………………………3
3.3译码显示电路工作原理分析………………………………………………………………………3
3.4锁存电路工作原理及元件…………………………………………………………………………4
4调试与仿真……………………………………………………………………………………………5
5总结与体会……………………………………………………………………………………………5
参考文献…………………………………………………………………………………………………6
附录1 …………………………………………………………………………………………………7
摘要:
本文为完成六位十进制计数显示电路设计的完整过程,该电路是一种具备锁存复位清零功能的显示电路。
具有结构简单。
关键词:
计数锁存复位744774LS16074LS0274LS23
1引言
计数器的计数范围不够广,功能不太完善。
在一些要求计数显示的场合需要较宽的计数范围,随着大规模集成电路的发展,数字技术显示技术也在不断的更新替换。
然而,一些有时也需要一些专用的功能键。
六位十进制显示器是一种能直接用数字显示范围且计数范围为0-999999的脉冲计数仪表,通过技术显示器将输入脉冲信号转换为对等的四位BCD码,再进入译码器将其转换为其位二进制数,最后经过驱动电路输入到七段式数字显示器显示十进制数。
2总体设计方案
本设计用74LS160芯片完成计数译码功能和完成锁存功能,将他们分别作为输入端接入4511七段显示器完成显示功能。
通过7402与7423连成的电路控制下一级的进位端,用开关S1,S2分别控制复位清零和锁存。
2.1设计思路:
本设计用六块74LS160来实现0-999999计数功能和完成锁存功能。
将他们作为输入接入6块7447芯片完成显示功能,用开关2控制74LS160芯片来CET和CEP电路的锁存功能。
2.2总体设计框架图:
该电路输入脉冲先进入计数电路然后再进入锁存电路。
计数与锁存电路分别接七段显示器完成电路功能(图1)。
图.1总体设计框架图
3设计原理分析
3.1.1计数器所用元器件74LS160
本设计计数器所用芯片为74LS160(图2)。
该芯片P0-P3可以预置数,CP端为脉冲接入端并由O0-O3完成输出(上升沿有效)。
MR’为异步清除输出端(低电平有效),CEP和CET为技术控制端,/PE为同步并行置入控制端(低电平有效)可以完成置数清零功能,在本设计中/MR接开关1与一个一端接高电平的开关组成的电路,当清零端74LS160输出端产生的BCD码当产生0000时,通过或非关系产生一个脉冲进入下一个74LS160芯片完成计数功能。
本芯片功能表为(表1)。
图.274LS160引脚图
表.174LS160功能表
/MR
/PE
CET
CEP
X
异步清零
1
置数清零
计数
保持
3.1.2计数电路工作原理
本设计为六位十进制计数显示器,计数部分用74LS160实现,芯片为高电平有效JK触发器组成,产生的脉冲信号首先进入74LS160的CLK端(每输入一个脉冲信号高电平有效计数器自加一)其后为5个级联的74LS160芯片组成,前一位到9后下一个加一位,其Q0,Q1,Q2,Q3端接入74LS02的两个或后接入74LS23的一个或非后再与下一级的74LS160的CLK相连,从而实现进位,CET和CEP都接到开关2,之后接到高电平上,从而实现锁存。
开关1接到CLK上,开关再接到高电平上,来控制清零功能。
当74LS160计数到1001使该芯片置数清零并通过或门和或非门产生一个个脉冲到下一个74LS160的CLK端如此循环完成0-999999的计数功能。
图.3计数器工作原理图
3.2译码器显示电路及工作原理
3.2.1译码显示电路所用元器件
译码显示电路所用原件为7447(图4)七段显示译码器当输入8421BCD码时,高电平有效,用以驱动共阴极显示器。
当输入为1010-1111六个状态时,输出权威低电平,显示器无显示。
该集成显示译码器设有三个辅助控制端LE(灯测试输入),/BL(灭灯输入)/LT(锁存是能输入),用以增强器件功能。
但因本设计已有锁存器,/LT接高电平。
图.47447引脚图
3.2.2译码显示电路工作原理
在本设计中所有7447七段显示译码器/BI,/LE和/RBI直接接高电平,ABCD端分别接74LS160的Q0-Q3完成接收信号功能并由七段显示器直接显示数字0---9。
图.5译码显示电路图
3.3锁存电路的工作原理分析
3.3.1锁存电路所用原件
锁存电路所用原件为74LS160芯片(图6)。
该芯片有16个管脚,CEP和CLK输入端(高电平有效)。
当CEP和CLK接高电平时,Q0-Q3为正常逻辑状态,可以用来驱动负载或总线。
当,CEP和CLK接低电平时Q0-Q3呈高阻态,即不驱动总线也不驱动负载,但内部的逻辑操作不受影响。
CEP和CLK为锁存允许端。
图.674LS160引脚图
在接入电路时74LS160连接完成数据输入,Q0-Q3与7447连接完成数据输出。
CEP和CLK端接高电平的开关(图7)。
用以控制芯片的数据锁存和输入输出。
图.7锁存电路图
4调试与仿真过程
脉冲信号首先进入74LS160的CLK端,其Q0和Q3端接入74LS02后与一个74LS23后接入74LS160的CLK端,当74LS160计数到0000使该芯片进位,并产生一个脉冲,到下一个74LS160的CLK端如此循环完成0-999999的计数功能。
用开关控制锁存完成锁存功能,其中CLK为数据输入端,Q1-Q3为数据输出端可以用来驱动7447芯片完成正常译码。
开关控制CET和CEP,当CET和CEP为高电平时,O0---O7为正常逻辑状态,可以用来驱动显示器使其完成0—9的正常显示,当OE为低电平时,即不驱动显示器,但内部的逻辑操作不受影响。
CET和CEP为锁存允许端。
见附录1。
5总结与体会
此六位十进制计数器的设计简单易懂。
主要有计数电路,译码显示电路,锁存电路。
数字计数器是我们平时的实验中经常使用的,本设计主要是为了增加计数器范围。
虽然在学识数电,这些只是我们都有涉猎,但是没有应用到实践中去,只是停留在理论阶段。
通过实习给了我这次实践的机会,是我随学的理论得到了应用,同时也巩固了所学的理论知识,通过这次实习,我也发现了自己的许多不足,理论学习知识不扎实。
通过一个星期的努力,重于完成了这次设计。
因为知识的欠缺以及准备不充分,设计的电路过于繁杂。
这一切都是我认识到理论和实践的差别。
许多知识我们不但要单纯的理论分析,还要付诸实践。
只有在实践中才能将已经学会的知识记得更加牢固和运用的更加熟练。
通过这次实践,不单我对课本的理解更加深刻,在芯片查找,软件运用方面的知识也有很大程度的提升。
最后感谢老师和同学们给了我这次学习实践的机会。
参考文献
[1]康光华,电子技术基础数字部分[M]第五版.北京:
高等教育出版社。
2006.
[2]渠云田,电工电子技术[M]第二版第六分册.北京:
2008.
[3]何西才,常用集成电路简明速查手册[M],北京:
国防工业出版社。
[4]孙家广,杨长青.计算机图形学[M].北京:
清华大学出版社。
1995.
附录1仿真图
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 十进制 计数 显示器