数字电路电子秒表实验报告.docx
- 文档编号:7045127
- 上传时间:2023-05-11
- 格式:DOCX
- 页数:10
- 大小:35.90KB
数字电路电子秒表实验报告.docx
《数字电路电子秒表实验报告.docx》由会员分享,可在线阅读,更多相关《数字电路电子秒表实验报告.docx(10页珍藏版)》请在冰点文库上搜索。
数字电路电子秒表实验报告
实验二电子秒表
一、实验目的
1、学习数字电路中基本RS触发器、单稳态触发器、时钟发生器及计数、译码显示等单元电路的综合应用。
2、掌握电子秒表的调试方法。
二、实验原理
图2-1为电子秒表的电原理图。
按功能分成四个单元电路进行分析。
数字电子技术基础课程设计
(一)——电子钟
数字电子技术基础
课程设计
电子秒表
一.设计目的:
1、了解计时器主体电路的组成及工作原理;
2、熟悉集成电路及有关电子元器件的使用;
3、学习数字电路中基本RS触发器、时钟发生器及计数、译码显示等单元电路的综合应用。
二.设计任务及说明:
电子秒表电路是一块独立构成的记时集成电路芯片。
它集成了计数器、、振荡器、译码器和驱动等电路,能够对秒以下时间单位进行精确记时,具有清零、启动计时、暂停计时及继续计时等控制功能。
设计一个可以满足以下要求的简易秒表
1.秒表由5位七段LED显示器显示,其中一位显示“min”,四位显示“s”,其中显示分辩率为s,计时范围是0—9分59秒99毫秒;
2.具有清零、启动计时、暂停计时及继续计时等控制功能;
3.控制开关为两个:
启动(继续)/暂停记时开关和复位开关
三.总体方案及原理:
电子秒表要求能够对时间进行精确记时并显示出来,因此要有时钟发生器,记数及译码显示,控制等模块,系统框图如下:
时钟发生器记数器译码器
显示器
控制器
图1.系统框图
其中:
(1)时钟发生器:
利用石英震荡555定时器构成的多谐振荡器做时钟源,产生100HZ的脉冲;
(2)记数器:
对时钟信号进行记数并进位,毫秒和秒之间10进制,秒和分之间60进制;
(3)译码器:
对脉冲记数进行译码输出到显示单元中;
(4)显示器:
采用5片LED显示器把各位的数值显示出来,是秒表最终的输出,有分、秒、和毫秒位;
(5)控制器:
控制电路是对秒表的工作状态(记时开始/暂停/继续/复位等)进行控制的单元,可由触发器和开关组成。
四.单元电路设计,参数计算和器件选择:
1.时钟发生单元
时钟发生器可以采用石英晶体震荡产生100HZ时钟信号,也可以用555定时器构成的多谐振荡器,555定时器是一种性能较好的时钟源,切构造简单,采用555定时器构成的多谐振荡器做为电子秒表的输入脉冲源。
因输出要求为100HZ的,选择占空比为55%,可根据
T=()Cln2=
可选择的电阻进行连接可在输出端3获得频率为100HZ的矩形波信号,即T=的时钟源,当基本RS触发器Q=1时,门5开启,此时100HZ脉冲信号通过门5作为计数脉冲加于计数器①的计数输入端CP2。
图2.时钟发生器555定时器构成的多谐振荡器
2.记数单元
记数器74160、74ls192、74ls90等都能实现十进制记数,本设计采用二—五—十进制加法计数器74LS90构成电子秒表的计数单元,如图3所示,555定时器构成的多谐振荡器作为计数器①的时钟输入。
计数器①及计数器②接成8421码十进制形式,其输出端与实验装置上译码显示单元的相应输入端连接,可显示~秒;~秒计时,计数器②及计数器③,计数器③和计数器④也接成8421码十进制形式,计数器④和计数器⑤接成60进制的形式,实现秒对分的进位。
集成异步计数器74LS90简介
74LS90是异步二—五—十进制加法计数器,它既可以作二进制加法计数器,又可以作五进制和十进制加法计数器。
图3为74LS90引脚排列,表1为功能表。
通过不同的连接方式,74LS90可以实现四种不同的逻辑功能;而且还可借助R0
(1)、R0
(2)对计数器清零,借助S9
(1)、S9
(2)将计数器置9。
其具体功能详述如下:
(1)计数脉冲从CP1输入,QA作为输出端,为二进制计数器。
(2)计数脉冲从CP2输入,QDQCQB作为输出端,为异步五进制加法计数器。
(3)若将CP2和QA相连,计数脉冲由CP1输入,QD、QC、QB、QA作为输出端,
则构成异步8421码十进制加法计数器。
(4)若将CP1与QD相连,计数脉冲由CP2输入,QA、QD、QC、QB作为输出端,
则构成异步5421码十进制加法计数器。
(5)清零、置9功能。
a)异步清零
当R0
(1)、R0
(2)均为“1”;S9
(1)、S9
(2)中有“0”时,实现异步清零功能,即QDQCQBQA=0000。
b)置9功能
当S9
(1)、S9
(2)均为“1”;R0
(1)、R0
(2)中有“0”时,实现置9功能,即QDQCQBQA=1001。
图引脚排列(下)
输入输出功能
清0置9时钟QDQCQBQA
R0
(1)、R0
(2)S9
(1)、S9
(2)CP1CP2
110
××
0××0000清0
0
××
011××1001置9
0×
×00×
×0↓1QA输出二进制计数
1↓QDQCQB输出五进制计数
↓QAQDQCQBQA输出8421BCD码十进制计数
QD↓QAQDQCQB输出5421BCD码十进制计数
11不变保持
表1.74LS90功能表
10秒到分位的6进制位可在十进制的基础上将QB、QC连接到一个与门,它的置零信号与系统的置零信号通过一个或门连接接至R0
(1),即当记数为6或有置零信号是均置零,如图4所示。
图4.74ls90组成的6进制记数器
3.译码显示单元
74LS248(74LS48)是BCD码到七段码的显示译码器,它可以直接驱动共阴极数码管。
它的管脚图如图5所示.显示器用LC5011-11共阴极LED显示器.(注:
在multisim中仿真可以用译码显示器DCD_HEX代替译码和显示单元)。
图5.74LS248管脚图
4.控制单元
(1)启动(继续)/暂停记时开关
采用集成与非门构成的基本RS触发器。
属低电平直接触发的触发器,有直接置位、复位的功能。
它的一路输出作为单稳态触发器的输入,另一路输出Q作为与非门5的输入控制信号。
按动按钮开关B(接地),则门1输出=1;门2输出Q=0,K2复位后Q、状态保持不变。
再按动按钮开关K1,则Q由0变为1,门5开启,为计数器启动作好准备。
由1变0,送出负脉冲,启动单稳态触发器工作。
(2)清零开关
通过开关对每个计数器的R0
(2)给以高电平能实现系统的清零。
五:
在MULTISIM中进行仿真
将各个芯片在MULTISIM8中连接并进行仿真,仿真如图6所示,结果正确。
六:
设计所需元件
555触发器一片,74ls90五片,74ls248五片,LC5011-11共阴极LED显示器五片,
电容、电阻若干。
七:
设计心得
本次课程设计对数字电子技术有了更进一步的熟悉,实际操作和课本上的知识有很大联系,但又高于课本,一个看似很简单的电路,要动手把它设计出来就比较困难了,因为是设计要求我们在以后的学习中注意这一点,要把课本上所学到的知识和实际联系起来,同时通过本次电路的设计,不但巩固了所学知识,也使我们把理论与实践从真正意义上结合起来,增强了学习的兴趣,考验了我们借助互联网络搜集、查阅相关文献资料,和组织材料的综合能力
图2-1电子秒表原理图
1.基本RS触发器
图2-1中单元I为用集成与非门构成的基本RS触发器。
属低电平直接触发的触发器,有直接置位、复位的功能。
它的一路输出
作为单稳态触发器的输入,另一路输出Q作为与非门5的输入控制信号。
按动按钮开关K2(接地),则门1输出
=1;门2输出Q=0,K2复位后Q、
状态保持不变。
再按动按钮开关K1,则Q由0变为1,门5开启,为计数器启动作好准备。
由1变0,送出负脉冲,启动单稳态触发器工作。
基本RS触发器在电子秒表中的职能是启动和停止秒表的工作。
2.单稳态触发器
图2-1中单元Ⅱ为用集成与非门构成的微分型单稳态触发器,图2-2为各点波形图。
单稳态触发器的输入触发负脉冲信号vi由基本RS触发器
端提供,输出负脉冲vO通过非门加到计数器的清除端R。
静态时,门4应处于截止状态,故电阻R必须小于门的关门电阻ROff。
定时元件RC取值不同,输出脉冲宽度也不同。
当触发脉冲宽度小于输出脉冲宽度时,可以省去输入微分电路的RP和CP。
单稳态触发器在电子秒表中的职能是为计数器提供清零信号。
图2-2单稳态触发器波形图图2-374LS90引脚排列
3.时钟发生器
图2-1中单元Ⅲ为用555定时器构成的多谐振荡器,是一种性能较好的时钟源。
调节电位器RW,使在输出端3获得频率为50HZ的矩形波信号,当基本RS触发器Q=1时,门5开启,此时50HZ脉冲信号通过门5作为计数脉冲加于计数器①的计数输入端CP2。
4.计数及译码显示
二—五—十进制加法计数器74LS90构成电子秒表的计数单元,如图2-1中单元Ⅳ所示。
其中计数器①接成五进制形式,对频率为50HZ的时钟脉冲进行五分频,在输出端QD取得周期为的矩形脉冲,作为计数器②的时钟输入。
计数器②及计数器③接成8421码十进制形式,其输出端与实验装置上译码显示单元的相应输入端连接,可显示~秒;1~秒计时。
注:
集成异步计数器74LS90
74LS90是异步二—五—十进制加法计数器,它既可以作二进制加法计数器,又可以作五进制和十进制加法计数器。
图2-3为74LS90引脚排列,表2-1为功能表。
通过不同的连接方式,74LS90可以实现四种不同的逻辑功能;而且还可借助R0
(1)、R0
(2)对计数器清零,借助S9
(1)、S9
(2)将计数器置9。
其具体功能详述如下:
(1)计数脉冲从CP1输入,QA作为输出端,为二进制计数器。
(2)计数脉冲从CP2输入,QDQCQB作为输出端,为异步五进制加法计数器。
(3)若将CP2和QA相连,计数脉冲由CP1输入,QD、QC、QB、QA作为输出端,则构成异步8421码十进制加法计数器。
(4)若将CP1与QD相连,计数脉冲由CP2输入,QA、QD、QC、QB作为输出端,则构成异步5421码十进制加法计数器。
(5)清零、置9功能。
a)异步清零
当R0
(1)、R0
(2)均为“1”;S9
(1)、S9
(2)中有“0”时,实现异步清零功能,即QDQCQBQA=0000。
b)置9功能
当S9
(1)、S9
(2)均为“1”;R0
(1)、R0
(2)中有“0”时,实现置9功能,即QDQCQBQA=1001。
表2-1
输入
输出
功能
清0
置9
时钟
QDQCQBQA
R0
(1)、R0
(2)
S9
(1)、S9
(2)
CP1CP2
1
1
0
×
×
0
××
0
0
0
0
清0
0
×
×
0
1
1
××
1
0
0
1
置9
0×
×0
0×
×0
↓1
QA输出
二进制计数
1↓
QDQCQB输出
五进制计数
↓QA
QDQCQBQA输出8421BCD码
十进制计数
QD↓
QAQDQCQB输出5421BCD码
十进制计数
11
不变
保持
单稳态触发器
电子电路2010-05-1217:
45:
10阅读127评论0字号:
大中小
单稳态触发器被广泛用于脉冲整形、延时(产生滞后于触发脉冲的输出脉冲)以及定时(产生固定时间宽度的脉冲信号)等。
单稳态触发器的暂稳态通常是靠RC电路的充、放电过程来维持的,RC电路可接成两种形式:
微分和积分电路形式
一、单稳态触发器的工作特性:
1.它有稳态和暂稳态两个不同的工作状态;
2.在外界触发脉冲作用下,能从稳态翻转到暂稳态,在暂稳态维持一段时间以后,电路能自动返回稳态;
3.暂稳态维持时间的长短取决于电路本身的参数,与触发脉冲的宽度和幅度无关。
二、微分型单稳态触发器
1.电路结构
采用CMOS门电路和RC微分电路
图微分型单稳态触发器
2.工作原理
1)在稳态下,VI=0,VI2=VDD,故Vo=0,Vo1=VDD,C上无电压
当触发脉冲VI加到输入端时,经过微分电路输出很窄的正、负脉冲Vd。
当Vd上升到VTH以后,引发正反馈过程:
2)Vo1迅速跳变为低电平,VI2也同时跳变为低,Vo跳变为高电平,电路进入暂稳态。
同时电容C开始充电,VI2逐渐升高
3)当VI2升高至VTH时,此时若触发脉冲已消失,则Vo1,VI2迅速跳变为高电平,并使输出返回Vo=0,电路恢复稳态。
同时电容C放电到C上电压为0。
输出脉冲幅度:
Vm=VOH-VOL
输出脉冲宽度:
恢复时间:
Tre=(3~5)RONC分辨时间:
Td=tw+Tre微分型单稳态触发器的工作波形
图图电路的电压波形图
3.单稳态触发电路的应用:
1)脉冲整形:
将输入的不规则脉冲整型为具有一定幅度和一定宽度的脉冲。
2)脉冲延时:
可改变单稳态触发器的Rb1、C来调节延迟时间。
3)定时:
调节单稳电路中的定时元件Rb1或C,可改变控制时间的长短。
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 数字电路 电子 秒表 实验 报告