LVPECL与LVPECL信号之间的连接分为直流耦合方式和交流耦合方式两种.docx
- 文档编号:7032348
- 上传时间:2023-05-11
- 格式:DOCX
- 页数:13
- 大小:766.08KB
LVPECL与LVPECL信号之间的连接分为直流耦合方式和交流耦合方式两种.docx
《LVPECL与LVPECL信号之间的连接分为直流耦合方式和交流耦合方式两种.docx》由会员分享,可在线阅读,更多相关《LVPECL与LVPECL信号之间的连接分为直流耦合方式和交流耦合方式两种.docx(13页珍藏版)》请在冰点文库上搜索。
LVPECL与LVPECL信号之间的连接分为直流耦合方式和交流耦合方式两种
LVPECL与LVPECL信号之间的连接分为直流耦合方式和交流耦合方式两种。
_g_sb_B,N0
中国通信人博客_q}_G0Z_W_m_^
直流耦合方式:
中国通信人博客4E&S"z6N0D_Z)ol
直流耦合时,LVPECL负载一般考虑是通过50ohm接到VCC-2V的电源上,一般该电源是不存在的,因此通常的做法是利用电阻分压网络做等效电路。
等效网络如下图所示:
中国通信人博客2V_K/M_Y.U2d_v$X_^!
I3Z
9w/l(Kd*S7c8~_`5n0
中国通信人博客_c_y_Y6p_g,T_f
^F4a_`9PN0
上图中,各器件应满足如下方程式:
中国通信人博客3D#u_Q-IH_b
中国通信人博客$u3a'i8vi$j
f_|0@_k.D;a.}0
在3.3V供电时,电阻按5%精度选取,R1为130ohm,R2为82ohm。
而在5V供电时,R1为82ohm,R2为130ohm。
7\_j9@&X_F_a0
如下图所示:
#c3X_Z"M_C_L-g_F0
i7O:
p_r_F0
-X8`_M;Sv_y]0
*y.nY_G9AG
__a_h0
交流耦合方式:
中国通信人博客3y4Q_N_t+`N
LVPECL在交流耦合输出到50ohm的终端负载时,要考虑LVPECL的输出端加一直流偏置电阻。
LVPECL的输出工模电压需固定在VCC-1.3V,在选择直流偏置电阻时仅需该电阻能够提供14mA到地的通路,这样R1=(VCC-1.3V)/14mA。
在3.3V供电时,R1=142ohm,5V供电时,R1=270ohm。
然而这种方式给出的交流负载阻抗低于50ohm,在实际应用种,3.3V供电时,R1可以从142ohm到200ohm之间选取,5V供电时,R1可以从270ohm到350ohm之间选取,原则是让输出波形达到最佳。
中国通信人博客_jG_a-i?
_b$A7k
交流耦合方式如下图所示:
中国通信人博客'j_O_Q_S
[
_p_["a_J_z9e"n-@0
中国通信人博客_h#T(h-W3s\Ot7\
上图中应满足如下公式:
中国通信人博客+J'Z3],S+Y_{0O"j
_q_Y4q_\r_u0__L_n0
由上面的公式可知,此种耦合方式的直流功耗比较大,如果对功耗有要求时,可以用(b)所示电路。
计算如下:
_l5V*j2i_V_{_s#R0
:
R_\8p_B9rz*t4GO0
LVPECL交流耦合另外有两种改进结构,一种是在信号通路上串接一个电阻,从而可以增大负载阻抗使之接近50ohm;另一种方式是在直流偏置通道上串接电感,以减小该偏置通道影响交流阻抗。
中国通信人博客1P_z_}5\)f8`"|_B_i,h
CML即CurrentModeLogic,也就是电流模式逻辑,CML电路主要靠电流驱动,可以说CML是所有高速数据接口形式中最简单的一种,它的输入与输出是匹配好的,从而减少了外围器件,使用时直接连接就可以,基本上不需要在IC外面做匹配,此特点使单板硬件设计更简单,单板看起来更简洁,CML的摆幅较小,功耗比较低。
7U6J%E_w_G_T%[_F0
-QB'B_F*W_{V)hb0
CML输出结构:
中国通信人博客_J1H_A(y_l5h
K7a5i2IG_k_d_D0
中国通信人博客:
T_|$|_D#u
如上图所示,CML的输出电路形式是一个差分对,该差分对的集电极电阻为50ohm,输出信号的高低电平切换是靠共发射极差分对的开关控制的,差分对的发射极到地的恒流源典型值为16mA,假定CML的输出负载为一50ohm上拉电阻,则单端CML输出信号的摆幅为VCC~VCC-0.4V。
在这种情况下,差分输出信号摆幅为800mV,共模电压为VCC-0.2V。
若CML输出采用交流耦合至50ohm负载,这时的直流阻抗由集电极电阻决定,为50ohm,CML输出工模电压变为VCC-0.4V,差分信号摆幅仍为800mV。
中国通信人博客_a_a_h]_\_^0N8t_V5v
_Dpt$c_k't2q$O0
CML波形:
2if`)W"u)E0
中国通信人博客
L&@_E(C-j_A
;U_G_L;?
/g_K
`;`0
CML的输入一般都是片内匹配好的,50ohm上拉到VCC,而且大部分是交流耦合。
_KL_{_]4BK1y_L9N't/u(J0
_b,X_Z_?
_b-t_u_n_~_K0
CML的输入结构:
中国通信人博客$Kj8c+N_E_^0]_L
_D_Te_z6l-v__8y0
$w.X(T_U@4T7D'h_P:
}0
中国通信人博客4?
)l_v_{$c
CML的摆幅一般在600mV-100mV之间,典型值为800mV。
)sJ_[7E2o0
中国通信人博客_s-hs_k_d_W_s
CML逻辑参数:
_j_E_~(w/_*I_\5d_]_c+E0
中国通信人博客_f_b_[_G1N
中国通信人博客$x8yz,}f_k%X
)w?
$rg_v_v0
CML的优点是功耗低,速度高,但是驱动能力不如LVPECL,传输距离也没有ECL远。
_`w(Sf@_D_\K0
_T_o
SCY0
LVPECL/LVDS/CML三种逻辑比较:
中国通信人博客m_T+[_q6j
|"{_@2l_d&M_X9C0
中国通信人博客_r_H_s/B_^_L"t2C+|_q
中国通信人博客+p)s;|_c.I_R%Rm
LVDS信号原理
2010-08-1321:
03:
28 [上一篇|下一篇]
硬件家园/查看(721)/评论(0)/评分(0/0)
&q'w_o_@Iz&^_Y0
LVDS即LowVoltageDifferentialSignaling的缩写,是当今流行最广泛的低压差分信号之一,它具有功耗低、抗扰性好,最新的LVDS标准能够实现3Gbps以上的数据速率。
LVDS信号的摆幅只有350mV。
3.3VLVDS线驱动器的输入电平对于逻辑0为0.0VDC到0.8VDC、对于逻辑1为2.0VDC到3.0VDC。
0.8VDC和2.0VDC之间的输入电平公平定义,这意味着驱动的开关转换阈值电平也未定义。
0t_d:
uj_i5Y_l0
U4T_|*{2H)C0
LVDS驱动器中含有一个3.5mA的电流源,接收端的输入阻抗很高,所以,整个电路电流全部流过100Ω垮接电阻,于是在垮接电阻上产生了350mV的电压。
改变电流的方向即可在垮接电阻上产生相反方向的电压,以这种方式来产生逻辑1和0。
+P_r"y8p%Z_I_[9T0
$N2y3A_y_k_AT_dK_j4O0
_Z8Mu_dr;ik0
_|_G_]T_{(Ye0
LVDS的优点:
中国通信人博客_O+vWC5Y_E
1. 由于LVDS的电流源始终导通,此特性可以消除开关噪声带来的尖峰和大电流晶体管不断开合造成的EMI干扰。
t_S_@_o_w_y/Q0
2. 差分线的间距很短,受到的干扰一样,所以在接收端进行差模运算后,干扰正好抵消。
_?
5S_X_^A8U0
3. LVDS差分线中传输的电流相同,方向相反,产生的EMI很低。
中国通信人博客"a3V,L_l(q,j
中国通信人博客;jf_k/T_Z2?
_Lo8`yf/U
LVPECL即LowVoltagePositiveEmitter-CoupleLogic,也就是低压正发射极耦合逻辑,使用3.3V或2.5V电源,LVPECL是由PECL演变而来的,PECL即PositiveEmitter-CoupleLogic,也就是正发射极耦合逻辑的意思,使用5.0V电源,而PECL是由ECL演变而来的,ECL即Emitter-CoupleLogic,也就是发射极耦合逻辑,ECL有两个供电电压VCC和VEE。
当VEE接地时,VCC接正电压时,这时的逻辑称为PECL;当当VCC接地时,VEE接负电压时,这时的逻辑成为NECL,VEE一般接-5.2V电源;一般狭义的ECL就是指NECL。
中国通信人博客7N-]_P_L_r
P__
ECL分类:
中国通信人博客+IP_E0^_A)js
_W.o'r+e7Os_v8f_P0
t_f&w;Y_e,Z"q_\0
中国通信人博客(K_I_us_M_z.n~
H_z6K_mP_B,^5u_O0
ECL/PECL/LVPECL逻辑的优点:
_X-X_[*HM_i/j_L#|3F5O_E0
1. 输出阻抗低(6~8ohm),输出阻抗高(可以看作无穷大),所以驱动能力特别强,它可以驱动50~130ohm特征阻抗的传输线而交流特性并没有明显的改变。
由于驱动能力强,所以支持更远距离的传输,所以背板走线或长线缆传输基本上都使用ECL逻辑。
"Tv*u_Q_E_`_0
2. ECL器件对电压和温度的变化不如TTL和CMOS器件敏感,ECL时钟驱动器产生的各路时钟的并发性更好,skew更小。
中国通信人博客_L2`,X.H2k.]u_h6w_g_M
3. 相对于同为差分信号的LVDS,ECL支持的速率更高,受工艺的限制,LVDS的逻辑很少有高于1.5GHz的应用,而ECL可以应用高于10GHz的场合,可以说,高于5GHz的场合,基本上是ECL和CML的天下。
在所有的数字电路中,ECL的工作速度最高,其延时小于1ns,在中小规模集成电路,高速,超高速数字系统和设备中应用中国通信人博客_P;F"i6O_{7f;m
4. 对传输线阻抗的适应范围更宽。
LVDS属于电流型驱动,其终端的100ohm匹配电阻兼有产生电压的功能。
因此,为了不改变信号的摆幅,终端电阻的阻值必须取100ohm,为了保证较好的信号完整性,LVDS的传输线阻抗也必须精确控制在50ohm,否则容易产生反射等SI问题。
p_t%t5M_AQL1H)P_G_w_B0
_e_Y4o_xK%__G.]1x0
ECL/PECL/LVPECL逻辑的缺点:
_gh_G!
f(F$o&A_j0
跟它的优点一样,ECL的缺点也很明显,那就是功耗大,噪声容限小,抗干扰能力弱。
ECL电路的逻辑摆幅只有0.8V,直流噪声容限只有200mV。
可以说,ECL的高速性能是用高功耗、低噪声容限为代价换来的。
中国通信人博客2p%j3{_p&X;t3D([Z_z5H8[*H
(Y_}8j_Z.W_C_i_G0
PECL的标准输出负载是50ohm至VCC-2V的电平上,在这种负载条件下,OUT+与OUT-的静态电平典型值为VCC-1.3V,OUT+与OUT-的输出电流为14mA。
9g_V2r_a_v6{"[/j0
中国通信人博客_^_R)G_T_Ep_Z7u
PECL的输出电路结构:
中国通信人博客"qj_vn3M`}
_p_kQC_g.^-m!
Y_k0
k_y_n/e&h_Z_J!
B6e_U0
PECL的输入是一个具有高输入阻抗的差分对,该差分对的共模电压需要偏置到VCC-1.3V,这样允许的输入信号电平动态最大。
有的芯片在内部已经集成了偏置电路,使用时直接连接即可,有的芯片没有加,使用时需要在芯片外部加直流偏置。
/V$?
_Z_D8B0
-W_Ai_e_KW0
PECL的输入电路结构:
中国通信人博客_y_Q1q_L;g_W_
^4f_D_h+F2c2C_o+Q0
_D(G3~1b_U_e"U!
c0
中国通信人博客_I]_wY(h_gq_
_LZ/e_a/lT-@
a0
PECL的逻辑电平指标:
中国通信人博客1W%X1`7V)DH
中国通信人博客8_1ys_l(b_Tk-A
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- LVPECL 信号 之间 连接 分为 直流 耦合 方式 交流
![提示](https://static.bingdoc.com/images/bang_tan.gif)