南昌大学数字电路逻辑设计期末试卷(B卷)Word文件下载.doc
- 文档编号:6980860
- 上传时间:2023-05-07
- 格式:DOC
- 页数:5
- 大小:558.91KB
南昌大学数字电路逻辑设计期末试卷(B卷)Word文件下载.doc
《南昌大学数字电路逻辑设计期末试卷(B卷)Word文件下载.doc》由会员分享,可在线阅读,更多相关《南昌大学数字电路逻辑设计期末试卷(B卷)Word文件下载.doc(5页珍藏版)》请在冰点文库上搜索。
学院:
信息工程学院电子系专业:
考试日期:
题号
一
二
三
四
五
六
七
八
九
十
总分
累分人签名
题分
20
32
24
100
得分
考生注意事项:
1、本试卷共5页,请查看试卷中是否有缺页或破损。
如有立即举手报告以便更换。
2、考试结束后,考生不得将试卷、答题纸和草稿纸带出考场。
评阅人
一、选择题(每题2分,共20分)
1.以下代码中为无权码的为。
A.8421BCD码B.5421BCD码C.余三循环码D.5121BCD码
2.逻辑函数F==。
A.B.C.D.
3.以下电路中可以实现“线与”功能的有。
A.TTL与非门B.三态输出门C.OC门D.无此种功能电路
4.TTL与非门在以下各种输入中相当于输入逻辑“0”。
A.悬空B.通过电阻100Ω接电源
C.通过电阻100kΩ接地D.通过电阻100Ω接地
5.一个16选一的数据选择器,其地址输入(选择控制输入)端有个。
A.1B.2C.4D.16
6.对于D触发器,欲使Qn+1=Qn,应使输入D=。
A.0B.1C.QD.
南昌大学期末考试试卷
7.用555定时器组成施密特触发器,当输入控制端VCO外接10V电压时,回差电压为。
A.3.33VB.5VC.6.66VD.10V
8.N个触发器可以构成最大计数长度(进制数)为的计数器。
A.NB.2NC.N2D.2N
9.同步时序电路和异步时序电路比较,其差异在于后者。
A.没有触发器B.没有统一的时钟脉冲控制
C.没有稳定状态D.输出只与内部状态有关
10.某存储器具有8根地址线和8根数据线,则该存储器的容量为。
A.8×
8B.8K×
8C.256×
8D.256×
256
二.简答题(32分)
1.直接写出函数的对偶式和反演式。
(5分)
2.用卡诺图法化简函数,并写出其最简与—或式。
3.写出下图所示电路的最小项表达式。
(要求有推导步骤)(6分)
≥1
A
B
=1
C
&
F
3.U1为74LS151八选一数据选择器,A、B、C为地址输入变量,C为高位。
G为选通端。
写出下图所示电路F输出端的表达式。
(8分)
4.根据下列ROM阵列图写出此ROM实现的输出函数是什么?
(直接写出,不需化简)
三、图形分析题(共24分,每题12分)
1.试分析下列逻辑电路,写出电路的驱动方程、状态方程、列出状态转换真值表、画出状态转换图,说明电路的逻辑功能。
2.分析并说明在下图所示的电路中,555定时器完成什么功能?
如果R1=R2=10KΩ,R3=R4=2K,C1=C2==0.1μF,计算输出信号uO1频率,并画图示意uO1与uO的波形关系。
uo
四、设计题(共24分,每题12分)
1.三个工厂由甲、乙两个变电站供电。
如果一个工厂用电,则由甲站供电;
如果两个工厂用电,则由乙站供电;
如果三个工厂同时用电,则由甲、乙两个站供电;
试用74LS138译码器实现。
(12分)
2.用74LS161构成五进制计数器,用两种方法实现,并画出状态图。
74LS161的功能表如下所示,C为进位输出端。
第5页共5页
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 南昌大学 数字电路 逻辑设计 期末试卷