数字电路期末总复习知识点归纳详细.doc
- 文档编号:6682138
- 上传时间:2023-05-10
- 格式:DOC
- 页数:22
- 大小:4.33MB
数字电路期末总复习知识点归纳详细.doc
《数字电路期末总复习知识点归纳详细.doc》由会员分享,可在线阅读,更多相关《数字电路期末总复习知识点归纳详细.doc(22页珍藏版)》请在冰点文库上搜索。
第1章 数字逻辑概论
一、进位计数制
1.十进制与二进制数的转换
2.二进制数与十进制数的转换
3.二进制数与16进制数的转换
二、基本逻辑门电路
第2章 逻辑代数
表示逻辑函数的方法,归纳起来有:
真值表,函数表达式,卡诺图,逻辑图及波形图等几种。
一、逻辑代数的基本公式和常用公式
1)常量与变量的关系A+0=A与AA
A+1=1与
=1与=0
2)与普通代数相运算规律
a.交换律:
A+B=B+A
b.结合律:
(A+B)+C=A+(B+C)
c.分配律:
=
)
3)逻辑函数的特殊规律
a.同一律:
A+A+A
b.摩根定律:
,
b.关于否定的性质A=
二、逻辑函数的基本规则
代入规则
在任何一个逻辑等式中,如果将等式两边同时出现某一变量A的地方,都用一个函数L表示,则等式仍然成立,这个规则称为代入规则
例如:
可令L=
则上式变成=
三、逻辑函数的:
——公式化简法
公式化简法就是利用逻辑函数的基本公式和常用公式化简逻辑函数,通常,我们将逻辑函数化简为最简的与—或表达式
1)合并项法:
利用A+或,将二项合并为一项,合并时可消去一个变量
例如:
L=
2)吸收法
利用公式,消去多余的积项,根据代入规则可以是任何一个复杂的逻辑式
例如 化简函数L=
解:
先用摩根定理展开:
= 再用吸收法
L=
=
=
=
=
3)消去法
利用消去多余的因子
例如,化简函数L=
解:
L=
=
=
=
=
=
=
4)配项法
利用公式将某一项乘以(),即乘以1,然后将其折成几项,再与其它项合并。
例如:
化简函数L=
解:
L=
=
=
=
=
=
2.应用举例
将下列函数化简成最简的与-或表达式
1)L=
2)L=
3)L=
解:
1)L=
=
=
=
=
=
=
2)L=
=
=
=
=
3)L=
=
=
=
=
=
四、逻辑函数的化简—卡诺图化简法:
卡诺图是由真值表转换而来的,在变量卡诺图中,变量的取值顺序是按循环码进行排列的,在与—或表达式的基础上,画卡诺图的步骤是:
1.画出给定逻辑函数的卡诺图,若给定函数有个变量,表示卡诺图矩形小方块有个。
2.在图中标出给定逻辑函数所包含的全部最小项,并在最小项内填1,剩余小方块填0.
用卡诺图化简逻辑函数的基本步骤:
1.画出给定逻辑函数的卡诺图
2.合并逻辑函数的最小项
3.选择乘积项,写出最简与—或表达式
选择乘积项的原则:
①它们在卡诺图的位置必须包括函数的所有最小项
②选择的乘积项总数应该最少
③每个乘积项所包含的因子也应该是最少的
例1.用卡诺图化简函数L=
解:
1.画出给定的卡诺图
2.选择乘积项:
L=
例2.用卡诺图化简L=
解:
1.画出给定4变量函数的卡诺图
2.选择乘积项
设到最简与—或表达式L=
例3.用卡诺图化简逻辑函数
L=
解:
1.画出4变量卡诺图
2.选择乘积项,设到最简与—或表达式
L=
第3章 逻辑门电路
门电路是构成各种复杂集成电路的基础,本章着重理解TTL和CMOS两类集成电路的外部特性:
输出与输入的逻辑关系,电压传输特性。
1.TTL与CMOS的电压传输特性
开门电平—保证输出为额定低电平
时所允许的最小输入高电平值
在标准输入逻辑时,=1.8V
关门—保证输出额定高电平90%的情况下,允许的最大输入低电平值,在标准输入逻辑时,=0.8V
—为逻辑0的输入电压 典型值=0.3V
—为逻辑1的输入电压 典型值=3.0V
—为逻辑1的输出电压 典型值=3.5V
—为逻辑0的输出电压 典型值=0.3V
对于TTL:
这些临界值为,
,
低电平噪声容限:
高电平噪声容限:
例:
74LS00的
它的高电平噪声容限 =3-1.8=1.2V
它的低电平噪声容限 =0.8-0.3=0.5V
2.TTL与COMS关于逻辑0和逻辑1的接法
74HC00为CMOS与非门采用+5V电源供电,输入端在下面四种接法下都属于逻辑0
①输入端接地
②输入端低于1.5V的电源
③输入端接同类与非门的输出电压低于0.1V
④输入端接10电阻到地
74LS00为TTL与非门,采用+5V电源供电,采用下列4种接法都属于逻辑1
①输入端悬空
②输入端接高于2V电压
③输入端接同类与非门的输出高电平3.6V
④输入端接10电阻到地
第4章 组合逻辑电路
一、组合逻辑电路的设计方法
根据实际需要,设计组合逻辑电路基本步骤如下:
1.逻辑抽象
①分析设计要求,确定输入、输出信号及其因果关系
②设定变量,即用英文字母表示输入、输出信号
③状态赋值,即用0和1表示信号的相关状态
④列真值表,根据因果关系,将变量的各种取值和相应的函数值用一张表格一一列举,变量的取值顺序按二进制数递增排列。
2.化简
①输入变量少时,用卡诺图
②输入变量多时,用公式法
3.写出逻辑表达式,画出逻辑图
①变换最简与或表达式,得到所需的最简式
②根据最简式,画出逻辑图
例,设计一个8421BCD检码电路,要求当输入量ABCD<3或>7时,电路输出为高电平,试用最少的与非门实现该电路。
解:
1.逻辑抽象
①分由题意,输入信号是四位8421BCD码为十进制,输出为高、低电平;
②设输入变量为DCBA,输出变量为L;
③状态赋值及列真值表
由题意,输入变量的状态赋值及真值表如下表所示。
2.化简
由于变量个数较少,帮用卡诺图化简
3.写出表达式
经化简,得到
4.画出逻辑图
二、用组合逻辑集成电路构成函数
①74LS151的逻辑图如右图图中,为输入使能端,低电平有效为地址输入端,为数据选择输入端,、互非的输出端,其菜单如下表。
=
=
其中为的最小项
为数据输入
当=1时,与其对应的最小项在表达式中出现
当=0时,与其对应的最小项则不会出现
利用这一性质,将函数变量接入地址选择端,就可实现组合逻辑函数。
②利用入选一数据选择器74LS151产生逻辑函数
解:
1)将已知函数变换成最小项表达式
L=
=
=
2)将 转换成74LS151对应的输出形式=
在表达式的第1项中为反变量,B、C为原变量,故=011
在表达式的第2项,中A、C为反变量,为原变量,故=101
同理 =111
=110
这样L=
将74LS151中m取1
即=1
取0,即=0
由此画出实现函数L=的逻辑图如下图示。
第5章 锁存器和触发器
一、触发器分类:
基本R-S触发器、同步RS触发器、同步D触发器、 主从R-S触发器、主从JK触发器、边沿触发器{上升沿触发器(D触发器、JK触发器)、下降沿触发器(D触发器、JK触发器)
二、触发器逻辑功能的表示方法
触发器逻辑功能的表示方法,常用的有特性表、卡诺图、特性方程、状态图及时序图。
对于第5章 表示逻辑功能常用方法有特性表,特性方程及时序图
对于第6章 上述5种方法其本用到。
三、各种触发器的逻辑符号、功能及特性方程
1.基本R-S触发器 逻辑符号 逻辑功能
特性方程:
若,则
若,则
(约束条件) 若,则
若,则=1(不允许出现)
2.同步RS触发器
(CP=1期间有效) 若,则
(约束条件) 若,则
若,则
若,则=1处于不稳定状态
3.同步D触发器
特性方程(CP=1期间有效)
4.主从R-S触发器
特性方程(作用后)
约束条件
逻辑功能
若,CP作用后,
若,CP作用后,
若,CP作用后,
若,CP作用后,处于不稳定状态
Note:
CP作用后指CP由0变为1,再由1变为0时
5.主从JK触发器
特性方程为:
(CP作用后)
逻辑功能
若,CP作用后,
若,CP作用后,
若,CP作用后,(保持)
若,CP作用后,(翻转)
7.边沿触发器
边沿触发器指触发器状态发生翻转在CP产生跳变时刻发生,
边沿触发器分为:
上升沿触发和下降沿触发
1)边沿D触发器
①上升沿D触发器
其特性方程(CP上升沿到来时有效)
②下降沿D触发器
其特性方程(CP下降沿到来时有效)
2)边沿JK触发器
①上升沿JK触发器
其特性方程(CP上升沿到来时有效)
②下降沿JK触发器
其特性方程(CP下降沿到来时有效)
3)T触发器
①上升沿T触发器
其特性方程(CP上升沿到来时有效)
②下降沿T触发器
其特性方程:
(CP下降沿到来时有效)
例:
设图A所示电路中,已知A端的波形如图B所示,试画出Q及B端波形,设触发器初始状态为0.
由于所用触发器为下降沿触发的D触发器,
其特性方程为=(CP下降沿到来时) B=CP=
时刻之前 ,=0,A=0
CP=B=00=0
时刻到来时 ,A=1
CP=B=10=1不变
时刻到来时 A=0,,故B=CP=0,当CP由1变为0时,==1
当1,而A=0CP=1
时刻到来时,A=1,CP=A=0
当CP=0时,=0
当时,由于A=1,故CP=A=1
图A图B
若电路如图C所示,设触发器初始状态为0,C的波形如图D所示,试画出Q及B端的波形
当特性方程=(CP下降沿有效)
时刻之前,A=0, Q=0, CP=B=
时刻到来时 A=1, 故CP=B=
当CP由1变为0时,=1
当=1时,由于A=1,故CP=,不变
时刻到来时,A=0,=1,故CP=B=
此时,CP由1变为0时,=0
当=0时,由于A=0故CP=00=1
时刻到来时,由于A=1,而=0,故CP=
当CP由1变为0时,=1
当Q=1时,由于A=1,故CP=B=
图C图D
例:
试写出如图示电路的特性方程,并画出如图示给定信号CP、A、B作用下Q端的波形,设触发器的初始状态为0.
解:
由题意该触发器为下降沿触发器JK触发器其特性方程
(CP下降沿到来时有效)
其中
由JK触发器功能:
J=1,K=0CP作用后1
J=0,K=0CP作用后0
J=0,K=0CP作用后
J=1,K=1CP作用后
第6章时序逻辑电路分类
一、时序逻辑电路分类
时序逻辑电路分为同步时序逻辑电路和异步时序逻辑电路,时序逻辑电路通常由组合逻辑电路和存贮电路两部分组成。
二、同步时序电路分析
分析步骤:
①确定电路的组成部分
②确定存贮电路的即刻输入和时序电路的即刻输出逻辑式
③确定电路的次态方程
④列出电路的特性表和驱动表
⑤由特性表和驱动表画出状态转换图
⑥电路特性描述。
例:
分析如下图示同步时序电路的逻辑功能
解:
①确定电路的组成部分
该电路由2个上升沿触发的T触发器和两个与门电路组成的时序电路
②确定存贮电路的即刻输入和时序电路的即刻输出
存贮电路的即刻输入:
对于:
对于:
时序电路的即刻输出:
③确定电路的状态方程
对于:
对于:
④列出状态表和真值表
由于电路有2个触发器,故可能出现状态分别为00、01、10、11
设
⑤电路状态图为
⑥电路的特性描述
由状态图,该电路是一个可控模4加法计数器,当A=1时,在CP上升沿到来后电路状态值加1,一旦计数到11状态,Y=1,电路状态在下一个CP上升沿加到00,输出信号Y下降沿可用于触发器进位操作,当A=0时停止计数。
例:
试分析下图示电路的逻辑功能
解:
①确定电路的组成部分
该电路由3个上升沿触发的D触发器组成
②确定电路的太方程
对于:
(CP上升沿到来有效)
对于:
(CP上升沿到来有效)
对于:
(CP上升沿到来有效)
③列出状态转换真值表
④由状态表转换真值表画出如下图示状态图
、、、、、这6个状态,形成了主循环电路,、为无效循环
⑤逻辑功能分析
由状态图可以看出,此电路正常工作时,每经过6个时钟脉冲作用后,电路的状态循环一次,因此该电路为六进制计数器,电路中有2个无效状态,构成无效循环,它们不能自动回到主循环,故电路没有自启动能力。
三、同步时序电路设计
同步时序设计一般按如下步骤进行:
1)根据设计要求画出状态逻辑图;
2)状态化简;
3)状态分配;
4)选定触发器的类型,求输出方程、状态方程和驱动方程;
5)根据方程式画出逻辑图;
6)检查电路能否自启动,如不能自启动,则应采取措施加以解决。
例:
用JK触发器设计一同步时序电路,其状态如下表所示,分析如图示同步时序电路。
解:
由题意,状态图已知,状态表已知。
故进行状态分配及求状态方程,输出方程。
由于有效循环数N=4,设触发器个数为K,则≥4得到K=2.
故选用2个JK触发器,将状态表列为真值表,求状态方程及输出方程。
Y的卡偌图:
的卡偌图:
的卡偌图:
=
=(A
将
(A分别写成JK触发器的标准形式:
J
对于F:
得到=1,=1
对于方程(A
得到=A
=A
画出逻辑图,选用上升沿触发的JK触发器
第八章脉冲波形的变换与产生
555定时器及其应用
1.电路结构及工作原理
555定时器内部由分压器、
电压比较器、RS锁存器(触发器)和
集电极开路的三极管T等三部分组成,
其内部结构及示意图如图22a)、22b)
所示。
在图22b)中,555定时器是
8引脚芯卡,放电三极管为外接电
路提供放电通路,在使用定时
器时,该三极管集电极
(第7脚)一般要接上拉电阻,
为反相比较器,为同相
比较器,比较器的基准电压由
电源电压及内部电阻分压
比决定,在控制(第5脚)
悬空时,、;
如果第5脚外接控制电压,
则、,端(第4脚)是复位端,只要端加上低电平,输出端(第3脚)立即被置成低电平,不受其它输入状态的影响,因此正常工作时必须使端接高电平。
由图22a),和组成的RS触发器具有复位控制功能,可控制三极管T的导通和截止。
由图22a)可知,
当>(即>)时,比较器输出
当>(即)时,比较器输出
RS触发器Q=0
输出为高电平,三极管T导通,输出为低电平()
当<(即<),时,比较器输出高电平,,输出为低电平
基本RS触发器Q=1,输出为低电平,三极管T截止,同时输出为高电平。
当>(即>)时,比较器输出
当<(即)时,比较器输出
、输出Q=1,
同进T截止,输出为高电平
这样,就得到了表2所示555功能表。
2.应用
1)用555构成单稳态触发器
其连接图如图23所示。
若将其第2脚()作为触发器信号的输入端,第8脚外接电阻R是第7脚;第7脚与第1脚之间再接一个电容C,则构成了单稳态触发器。
其工作原理如下:
电源接通瞬间,电路有一个稳定的过程,即电源通过R向C充电,当上升到时,为低电平,放电三极管和T导通,电容C放电,电路进入稳定状态。
若触发输入端施加触发信号(),触发器翻转,电路进入暂稳态,输出为高电平,且放电三极管T截止,此后电容C充电至时,电路又发生翻转,为低电平,放电三极管导通,电容C放电,电路恢复至稳定状态。
其工作波形如图24所示。
2)用555构成施密特触发器
将555定时器的和两个输入端连在
一起作为信号输入端,即可得到施密特触发器,
如图25所示,施密特触发器能方便地将三角波、
正弦波变成方波。
由于555内部比较器和的参考
电压不同,因而基本RS触发器的置0信号
和置1信号必然发生在输入信号的不同电平,
因此,输出电压由高电平变为低电平和由
低电平变为高电平所对应的值也不同,这样,
就形成了施密特触发器。
为提高比较器参考电压和的稳定性,
通常在端接有0.01左右的滤波电容。
根据555定时器的结构和功能可知:
当输入电压时,,当由0逐渐升高到时,由1变为0;
当输入电压从高于开始下降直到,由0变为1;
由此得到555构成的施密特触发器的正向阀值电压=
负向阀值电压=,回差电压=
如果参考电压由外接的电压供给,则这时=,=
=,通过改变值可以调节回差电压的大小
3)用555构成多谐振荡器
由555构成的多谐振荡器及其工作波形如图27所示
a.接通电源后,电容C被充电,上升,当上升到时,触发器被复位,同时放电三极管T导通,此时为低电平,电容C通过和T放电,使下降;
b.当下降到时,触发器又被置位,翻转为高电平,电容器C放电所需的时间为
c.当C放电结束时,T截止,通过、向电容器C充电,由上升到所需的时间为
d.当上升到时,触发器又发生翻转,如此周而复始,在输出端就得到一个周期性的方波,其频率为
在图16所示电路中,,而且占空比固定不变,若将图16改成17所示电路,电路利用、单向导电性将电容器C放电回路分开,再加上电位器调节,使构成了占空比可调的多谐振荡器。
图中,通过、向电容C充电,充电时间为=0.7C
电容C通过、及555中的放电三极管T放电,放电时间为=0.7C
因而振荡频率为
可见,这种振荡器输出波形占空比为
22
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 数字电路 期末 复习 知识点 归纳 详细