实验五 四位多功能移位寄存器的设计Word格式文档下载.docx
- 文档编号:5769150
- 上传时间:2023-05-05
- 格式:DOCX
- 页数:18
- 大小:1.11MB
实验五 四位多功能移位寄存器的设计Word格式文档下载.docx
《实验五 四位多功能移位寄存器的设计Word格式文档下载.docx》由会员分享,可在线阅读,更多相关《实验五 四位多功能移位寄存器的设计Word格式文档下载.docx(18页珍藏版)》请在冰点文库上搜索。
\work\,顶层模块类型选择HDL,并单击Next按钮。
图1ISE工程属性对话框
(3)出现图2所示对话框,目标器件选择spartan3E,具体设计如下图。
图2ISE工程属性对话框
(4)一直点击Next,直到出现图3(即是刚才所设定的),最后点击Finish。
图3工程设计总表
出现图4,这就是所建立的工程,现在我们需要在里面完成我们的设计。
图4ISE工程属性对话框
步骤2:
创建新的VHDL设计文件
(1)在ISE用户界面中,选择Project→NewSource。
(2)在弹出的对话框(见图5)中,选择VHDLModule作为源程序类型,设置文件名为yiwei,并单击“下一步”按钮。
图5VHDL的NewSourceWizard
(3)点击Next,直到出现图6,直到Finish。
图6程序总结
(4)点击Finish之后出现程序编辑窗口,在窗口中进行程序编辑。
步骤3:
利用XST进行设计综合并仿真
(1)点击processes目录下的synthesize-XST可以实现综合。
图8综合后的程序编辑窗口
(2)综合过后,在信息显示窗口中会显示Process"
Synthesize"
completedsuccessfully即综合成功。
成功后会在相应的地方打勾,即
。
如果有警告会出现感叹号,若为错误会出现叉号,可以点击Transoript下的Errors查看错误信息并修改,警告信息可以忽略。
步骤4:
设计实现
(1)创建用户约束文件
a:
在processes框中选择userconstraints,打开其+号,选择下拉菜单中的createareaconstraints,双击它来添加约束。
b:
会出现一个问你是否创建约束文件的窗口,点击YES,出现一个窗口,点击右侧的packageview。
c:
在左下的窗口中可以定义输入输出与引脚的连接。
具体的设置如图19,设置后点击保存并关闭窗口。
完成上述步骤后,约束文件就已经创建好了。
图19分配引脚后的封装图
具体的约束条件为:
NET"
clk"
LOC="
C9"
;
--时钟
d<
0>
"
L13"
--SW0(拨动开关,靠近LED端为1)
1>
L14"
--SW1
2>
H18"
--SW2
3>
N17"
--SW3
dil"
H13"
--EAST(按键,按下为1)
dir"
V4"
--NORTH
q<
F12"
--LED0
E12"
--LED1
E11"
--LED2
F11"
--LED3
rd"
K18"
--ROTA(旋钮)
s<
K17"
--SOUTH
D18"
--WEST
步骤5:
生成下载配置文件
(1)点击processes中的implementdesign,完成实现设计的三个步骤,即转换、映射和布局布线,如图20,
图20完成实现的工程界面
(2)继续点击下一步GenerateProgramFile可以生成位流文件,关闭弹出的对话框。
(3)将板子的电源和数据线连接好,点击GenerateProgramFile的+号,在下拉菜单中选择generatePROM,ACE,or,JTAGFile,并双击。
出现图21,并选择如下配置。
图21iMPACT界面
(4)点击Next,出现图22,
图22PROM文件
(5)点击Next,选择一个PROM。
如图23,
图23具体的XilinxPROM器件
(7)点击Next,直到点击Finish,完成,出现下图24,
图24文件生成总结
(8)点击完成之后,如图25所示,
图25配置文件
(9)点击OK,添加位流文件,如图26所示,
图26添加位流文件
(10)选中top.bit文件,打开它,在接下弹出的窗口中点击NO,如图27所示。
图27增加器件
(11)点击No之后,出现图28,
图28增加器件
(12)如图29所示,
图29PROM文件格式
(13)双击source框中的最后一个PROMFileFormatter,在Processes中双击GenerateFile,生成以.MCS结尾的文件,如图30所示,
图30生成PROM文件
(14)双击source框中的第一个boundaryscan,并在最右侧的空白处右击选择InitializeChain,如图31所示,
图31初始化文件
(15)在弹出的选择添加top.bit,和Untitled.mcs,后面1个不添加,如图32所示,
图32添加器件之后的图
(16)右击top.bit文件选择program命令,如图33,
图33
(17)Program之后,会出现下图34:
图34
(18)在弹出的ProgramSucceeded上点击OK
(19)同样,按照下图35所示,下载程序
图35
(20)在弹出的ProgramSucceeded上点击OK
(21)把设计下载到板子中,在板子上可以看到效果。
注意:
板子断电后必须重新载入程序。
6、实验现象
拨动开关,LED显示开关取值所对应的七段码。
7、结语
本实验主要是对ISE软件的熟悉,了解下载的流程。
在做此实验的过程时可以相应的看下其他各种命令会产生什么结果。
熟悉ISE能完成的相关功能,并了解相关设置的含义,以及板子的使用等等。
附录:
libraryIEEE;
useIEEE.STD_LOGIC_1164.ALL;
useIEEE.STD_LOGIC_ARITH.ALL;
useIEEE.STD_LOGIC_UNSIGNED.ALL;
entityyiweiis
Port(clkin:
inSTD_LOGIC;
rd:
dir:
dil:
s:
inSTD_LOGIC_VECTOR(1downto0);
d:
inSTD_LOGIC_VECTOR(3downto0);
q:
bufferSTD_LOGIC_VECTOR(3downto0));
endyiwei;
architectureBehavioralofyiweiis
signalclk:
std_logic;
signalcounter:
std_logic_vector(26downto0):
=(others=>
'
0'
);
begin
process(clkin)
begin
if(clkin'
eventandclkin='
1'
)then
counter<
=counter+1;
endif;
endprocess;
clk<
=counter(26);
process(clk,rd,s)
if(rd='
q<
="
0000"
;
elsif(clk'
eventandclk='
if(s="
00"
=d;
elsif(s="
01"
=q(2downto0)&
dil;
10"
=dir&
q(3downto1);
11"
=q;
endif;
endBehavioral;
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 实验五 四位多功能移位寄存器的设计 实验 多功能 移位寄存器 设计