基于FPGA的直接数字频率合成器.docx
- 文档编号:568426
- 上传时间:2023-04-29
- 格式:DOCX
- 页数:37
- 大小:243.92KB
基于FPGA的直接数字频率合成器.docx
《基于FPGA的直接数字频率合成器.docx》由会员分享,可在线阅读,更多相关《基于FPGA的直接数字频率合成器.docx(37页珍藏版)》请在冰点文库上搜索。
基于FPGA的直接数字频率合成器
攀枝花学院专科毕业设计(论文)
基于FPGA芯片的直接数字频率
合成器(DDS)
学生姓名:
刘科
学生学号:
200631204109
院(系):
工程技术学院
年级专业:
06应用电子技术
指导教师:
周登荣副教授
二〇〇九年六月
摘要
技术的实现依赖于高速、高性能的数字器件,选用现场可编程器件FPGA作为目标器件,可利用其高速、高性能及可重构性,根据需要方便地实现各种比较复杂的调频、调相和调幅功能。
本设计给出了基于FPGA芯片的直接数字频率合成器(DDS)的设计方法。
因为微电子技术的不断发展,开发者能很容易地将整个应用系统实现在一片FPGA中,从而实现片上系统(SoC)。
因此,用FPGA实现DDS就有了更广泛的现实意义,并在现代通信系统中具有良好的实用性。
本设计在介绍DDS工作原理的基础上,运用EDA技术,使用FPGA来实现一个DDS,频率控制字和相位控制字由凌阳单片机来完成。
关键词:
直接数字频率合成器,现场可编程门阵列(FPGA),相位累加器,数/模转换器,凌阳单片机
ABSTRACT
Therealizationoftechnologydependsonthehigh-speed,high-performancedigitaldevice,selecttouseon-the-spotprogrammingdeviceFPGAasthegoaldevice,itcanutilizeitshighspeed,highperformanceandcanreconstructing,itlastvariouscomplicatedfrequencymodulation,lastlooksandamplitudemodulationfunctionaccordingtoneedconveniently.Originallydesignthedesignmethodtoprovidedirectdigitalfrequencysynthesizer(DDS)basedonFPGAchip.Becauseoftheconstantdevelopmentofthemicroelectrictechnique,thedevelopercanemploythesystemtorealizeinasliceofFPGAentirelyverymucheasily,thusitissystematic(SoC)torealizeonslice.SorealizewithFPGADDShaveextensiverealisticmeaning,andhavegoodpracticabilityinthemoderncommunicationsystems.
OriginallydesignonthebasisofintroductionDDSoperationprinciple,useEDAtechnology,useFPGAtorealizeoneDDS,frequencycontrolwordandphaseplacecontrolwordfinishbyLingYangone-chipcomputer.
Keywords:
DirectDigitalFrequencySynthesizer,FPGA,PhaseAddition,DAC,SPCE061A.
1绪论
1.1课题背景
1971年,美国学者J.Tierncy、C.M.Reader和B..Gold提出了以全数字技术从相位概念出发直接合成所需波形的一种新的频率合成原理。
随着技术和水平的提高,一中新的频率合成技术——直接数字频率合成(DDSDirectDigitalFrequencySynthesizer)技术得到了飞速发展。
DDS技术是一种把一系列数字形式的信号通过DAC装换成模拟形式的信号合成技术,目前使用最广泛的一种DDS方式是利用高速存储器作查找表,然后通过DAC输出已经用数字形式存入的正弦波。
技术不断提高,而价格不断下降的趋势,使其在社会各个领域发挥着越来越大的作用。
1.2发展方向
直接数字频率合成器DDS(DirectDigitalFrequencySynthesizer),是一种新型的频率合成技术。
它是一种采用数字化技术、通过控制相位的变化速度,直接产生各种不同频率信号的频率合成方法。
DDS具有较高的频率分辨率,可实现快速的频率切换且在频率改变时能够保持相位的连续,很容易实现频率、相位和幅度的数控调制。
因此,在现代通信领域,直接数字频率合成器的应用越来越广泛,在数字化的调制解调模块中,DDS取代了VCO(模拟的压控振荡器)而被大量应用。
现在市场上有许多专用的DDS芯片,虽然它们也比较多,但控制方式却是固定的,因此不一定是我们所需要的。
而利用FPGA的高速、高性能及可重构性,则可根据需要方便的实现各种比较复杂的调频、调相和调幅功能。
DDS技术具有频率切换时间短,频率分辨率高,频率稳定度高,输出信号的频率和相位可以快速程控切换,输出相位可连续,可编程以及灵活行大等优点,它以有别于其他频率合成方法的优越性能和特点成为现代频率合成技术中的姣姣者。
DDS广泛用于接受机本振、仪器、通信系统、雷达系统等,尤其适合跳频无线通信系统。
本设计由于时间有限,条件有限,有不足之处,恳请广大老师和同学提出建议和意见。
2方案设计与论证
2.1方案设计
方案一:
采用集成电路Sine/CosineLook-UpTablev5.0,它可以输出正弦波。
正弦波可以通过施密特触发器做波形变换,可以获得三角波、方波。
但精度不高,频率稳定度差,电路简单不能满足题目要求。
方案二:
锁相环(PLL)合成。
利用锁相环对高稳定度的晶体振荡频率锁定,改变环内串接的可变分频器N,得到N倍参考频率的高稳定输出fo=1KHZ~10MHZ.先把晶体振荡频率fr送入高速固定分频器,再将分频降低以后的频率送入能适应这一工作频率的锁相环路.fo=Nfr,fo经可编程分频器N后,送入鉴相器,以保持分辨率△fo=fr=100HZ=0.1KHZ,但由于可编程分频器还不能工作到超低频率和超高频率,这就限制了合成器的输出频率。
虽然加了前置固定分频器可以提高合成器的输出频率,但却又降低了频率分辨率。
因此该方案不可取。
方案三:
由凌阳系列单片机控制来实现系统的频率控制字和相位控制字的输入,由现场可编程门阵列(FPGA)查表输出数字形式的波,再经数模转换(DAC)、低通滤波(LPF)输出波形,输出的波用示波器可以清楚的看到。
2.2方案论证
实践证明:
方案四最可采用,用FPGA设计DDS电路较采用专用DDS芯片更为灵活。
因为,只要改变FPGA中的ROM数据,DDS就可以产生任意波形,因而具有相当大的灵活性。
相比之下:
FPGA的功能完全取决于设计需求,可以复杂也可以简单,而且FPGA芯片还支持在系统现场升级,虽然在精度和速度上略有不足,但也能基本满足绝大多数系统的使用要求。
另外,将DDS设计嵌入到FPGA芯片所构成的系统中,其系统成本并不会增加多少,而购买专用芯片的价格则是前者的很多倍。
因此,采用FPGA来设计DDS系统具有很高的性价比。
3模组简介
3.1凌阳单片机介绍
3.1.1凌阳单片机61板简介
61板除了具备单片机最小系统电路外,还包括有电源电路、音频电路(含MIC输入部分和DAC音频输出部分)、复位电路等,采用电池供电,方便随身携带。
61板上有调试器接口(Probe接口)以及下载线(EZ_Probe)接口,分别可接凌阳科技的在线调试器、简易下载线,配合unSPIDE,可方便地在板上实现程序的下载、在线仿真调试。
其硬件结构框图及各部分说明如图3-1和表3-1:
图3-161板硬件结构框图
表3-161板各部分硬件说明
名称
说明
POWER
5V和3.3V供电电路
S4
复位按键
S5
EZ-PROBE和PROBE切换的3pin排针
EZ-PROBE
下载线的5pin接口
MIC
麦克风输入电路
VRT
A/D转换外部参考电压输入接口
K1~K3
扩展的按键,接IOA0~IOA2
PLL
锁相环外部电路
RESET
复位电路
PROBE
在线调试器5pin接口
J3
2pin喇叭插针
OSC
32768Hz晶振电路
PORTA/B
32个I/O口
3.1.2SPCE061A单片机简介
SPCE061A是凌阳科技研发生产的性价比很高的一款十六位单片机,使用它可以非常方便灵活的实现语音的录放系统,该芯片拥有8路10位精度的ADC,其中一路为音频转换通道,并且内置有自动增益电路。
这为实现语音录入提供了方便的硬件条件。
两路10精度的DAC,只需要外接功放(SPY0030A)即可完成语音的播放。
另外凌阳十六位单片机具有易学易用的效率较高的一套指令系统和集成开发环境。
在此环境中,支持标准C语言,可以实现C语言与凌阳汇编语言的互相调用,并且,提供了语音录放的库函数,只要了解库函数的使用,就会很容易完成语音录放,这些都为软件开发提供了方便的条件:
SPCE061A片内还集成了一个ICE(在线仿真电路)接口,使得对该芯片的编程、仿真都变得非常方便,而ICE接口不占用芯片上的硬件资源,结合凌阳科技提供的集成开发环境(unSPIDE)用户可以利用它对芯片进行真实的仿真;而程序的下载(烧写)也是通过该接口进行下载。
目前有两种封装形式:
84引脚的PLCC84封装和80引脚的LQFP80贴片封装。
主要性能如下:
1)16位u’nSP微处理器;
2)工作电压(CPU)VDD为3.0~3.6V,(I/O)VDDH为3.0~5.5V;
3)CPU时钟:
0.32~49.152MHz;
4)内置2K字SRAM和内置32K字FLASH;
5)内置在线仿真电路接口;
6)可编程音频处理;
7)晶体振荡器;
8)系统处于备用状态下(时钟处于停止状态),耗电仅为2uA/3.6V;
9)2个16位可编程定时器/计数器(可自动预置初始计数值);
10)2个10位DAC(数/模转换)输出通道;
11)32位通用可编程输入/输出通道;
12)14个中断源可来自定时器A/B、时基、2个外部时钟源输入和键唤醒;
13)具备触键唤醒的功能和具有WatchDog功能;
14)使用凌阳音频编码SACM_S480可以播放压缩的语音资源;
15)锁相环PLL振荡器提供系统时钟信号;
16)32768Hz实时时钟;
17)7通道10位电压模/数转换器(ADC)和单通道声音模/数转换器;
18)声音模/数转换器输入通道内置麦克风放大器,并具有自动增益控制(AGC)功能;
19)具备串行设备接口;
20)具备低电压复位功能和低电压检测功能;
图3-2SPCE061A结构框图
表3-2SPCE061A引脚功能表
IOA0-IOA15
I/O口A共16个
IOB0-IOB15
I/O口B共16个
OSC32I
振荡器输入。
在石英晶振模式下是石英元件的一个输入脚,而在阻容模式下RC是振荡器的输入脚
OSC32O
振荡器输出。
在石英晶振模式下是石英元件的一个输入脚或是外部脉冲的输入脚
XRESB
复位输入。
若这个脚输入低电平时会使控制器被重置复位
ICE_EN
ICE使能端
ICE_SCK
ICE时钟端
ICE_SDA
ICE数据端
PVIN
程序保密设定端
PFUSE
程序保密设定端
DAC1
音频输出通道1
DAC2
音频输出通道2
X320
晶振输出
X321
晶振输入
VREF2
2V参考电压输出端
AGC
语音输入自动增益控制端
OPI
Microphone的第二运放输入端
MICOUT
Microphone的第一运放输出端
MICN
Microphone的正向输入端
MICP
Microphone的负向输入端
VRT
外部A/D最高参考电压,即A/D转换输入电压上限值输入端;如该端输入一个5V的参考电压,则A/D转换电压输入范围为0-5V
VCM
ADC参考电压输出端
VMIC
Microphone电源
SLEEP
睡眠状态指示端,当CPU进入睡眠状态时,该端输出一个高电平
VDDH
I/O电平参考。
该端输入一个5V的参考电压,则I/O输入输出高电平为5V
VDDIO
I/O电源
VSSIO
I/O地
VDD(第7脚)
锁相环电源
VSS(第9脚)
PLL地
VDD(第15脚)
数字电源
VSS(第24脚)
模拟地
VSS(第38、49、50、62脚)
数字地
VDD(第15、36脚)
数字电源
此外,还有15个引脚悬空未用
3.2.现场可编程门阵列(FPGA)简介
FPGA-现场可编程门阵列技术是二十年前出现,而在近几年快速发展的可编程逻辑器件技术。
这种基于EDA技术的芯片正在成为电子系统设计的主流。
大规模可编程逻辑器件FPGA是当今应用最广泛的可编程专用集成电路(ASIC)。
设计人员利用它可以在办公室或实验室里设计出所需的专用集成电路,从而大大缩短了产品上市时间,降低了开发成本。
此外,FPGA还具有静态可重复编程和动态在系统重构的特性,使得硬件的功能可以像软件一样通过编程来修改。
因此,FPGA技术的应用前景非常广阔。
产品上市时间,降低了开发成本。
此外,FPGA还具有静态可重复编程和动态在系统重构的特性,使得硬件的功能可以像软件一样通过编程来修改。
因此,FPGA技术的应用前景非常广阔。
PLD/FPGA是近几年集成电路中发展最快的产品。
由于PLD性能的高速发展以及设计人员自身能力的提高,可编程逻辑器件供应商将进一步扩大可编程芯片的领地,将复杂的专用芯片挤向高端和超复杂应用。
据ICInsights的数据显示,PLD市场从1999年的29亿美元增长到去年的56亿美元,几乎翻了一番。
Matas预计这种高速增长局面以后很难出现,但可编程逻辑器件依然是集成电路中最具活力和前途的产业。
什么原因使PLD发展如此之快?
这主要是依赖通信和网络产品市场的飞速发展,而这一领域是PLD最大的应用市场。
熟悉通信和网络的人一定知道这里玩的是协议,而通信协议好像海鲜价钱,说变就变。
PLD正是发挥了它现场可编程的特点、绕过定制集成电路的复杂环节,极大地缩短了新品上市时间、提高了设计和使用的灵活性。
因为通信和网络产品利润高,也因为PLD器件工艺复杂,因此PLD一直被认为是只能应用于高档产品。
如通信产品和专业图象处理设备。
但是随着半导体工艺的发展,PLD芯片的成本已越来越低,甚至已经可以和ASCI芯片和标准集成电路相互竞争,这使得PLD的应用领域不断扩大,反过来,这又进一步加速了PLD产品的发展。
目前可编程逻辑器件的发展趋势主要体现在以下几点:
继续向更高密度,更大容量迈进
“为吸引用户采用FPGA进行设计,可编程芯片供应商始终在寻找提高设计功能和灵活性的方法。
”ICInsights公司分析师BrianMatas称。
FPGA已开始接近1,000万门的规模,这似乎已经达到用户的要求或设计能力的极限。
但这些高端PLD供应商仍不以此为满足。
“在过去十年里,每次我们推出更大规模的器件,都以为到头了,没有人会需要这么大的容量,但每次客户的需求又再次爆棚。
”Xilinx公司资深总监MarkAaldering说。
市场分析家认为目前的状况仍是如此。
对新型最高密度器件的需求有增无减,PLD市场中的领先供应商的发展速度高于其它市场。
大容量PLD/FPGA是市场发展的焦点。
PLD产业中的两大霸主:
Altera和Xilinx在超大容量的PLD/FPGA上展开了激烈的竞争。
去年Altera推出APEX-E系列,最大的20K1500E达到了51840个LE(逻辑单元),稍后Xilinx的Virtex3200E达到32448个slices(一个slices约等2个LE)于今年Xilinx推出VirtexII系列,其中容量为33792个slices的VirtexII6000已经提供样品,Altera的新系列:
APEXII中的EP2A70也开始出货,容量为67200个LE。
芯片规模的增加迫使各大PLD厂家推出更强功能的软件,Altera在99年推出面向百万门级PLD设计软件:
Quartus,并最终打算取代MaxplusII,Xilinx也正在将foundation转向ISE。
3.3VHDL简介
3.3.1概述
硬件描述语言(HardwareDescriptionLanguage,HDL),顾名思义,是电子系统硬件行为描述、结构描述、数据流描述的语言,目前利用硬件描述语言可以进行数字电子系统的设计。
随着研究的深入,利用硬件描述语言进行模拟电子系统设计或混合电子系统设计,也在探索中。
国外硬件描述的语言种类很多,有的从PASCAL发展而来,也有一些从C语言发展而来。
有些HDL成为IEEE标准,但大部分是本企业标准。
VHDL来源与美国军方,其余的则来源于民间公司。
可谓百家争鸣,百花齐放。
这些不同的语言传播到国内,同样也引起了不同的影响,在我国比较有影响的大高有三种硬件描述语言:
VHDL语言、VerilogHDL语言和AHDL语言。
前两种已成为IEEE标准语言,而AHDL语言由ALTERA公司在国内的竭力推广,它在国内大学、公司有着广泛的用户,同时用它进行硬件设计的人员比例很高。
可以说,AHDL语言对我国的影响、普及远远大于前两种语言。
硬件描述语言有文字描述语言(WordHardwareDescriptionLanguage,WHDL)和图形硬件描述语言(GraphicHardwareDescription,GHDL)。
在设计电子系统时,可以两者并用。
GHDL用直观的图形描述硬件结构,如逻辑电路图、状态流程图是电子系统设计的古典方法。
而文字硬件描述语言WHDL应用于数字电子系统设计,标志着现代电子社局方法的诞生、成熟和发展。
一般而言,硬件描述语言HDL都是泛指文字硬件描述语言WHDL,而不是GHDL,尽管在数字电子系统设计中,WHDL和GHDL混合使用。
本书介绍的硬件描述语言,也是文字硬件描述语言WHDL。
电子设计自动化(ElectronicDesignAutomatic,EDA)技术的理论基础、设计工具、设计器件应是这样的关系:
设计师用硬件描述语言HDL描述出硬件的结构和硬件的行为,用设计工具将这些描述综合映射成与半导体工艺有关的硬件工艺文件,半导体器件FPGA则是这些硬件工艺文件的载体。
当这些FPGA器件加载,配置上不同的工艺文件时,这个器件便具有了相应的功能。
在这一系列的设计、综合、仿真、验证、配置的过程中,现代设计理论和现代设计方法始终贯穿其中。
以HDL语言表达设计意图、FPGA作为硬件载体、计算机为设计开发工具、EDA软件作为开发环境的现代电子设计方法日趋成熟。
要振兴我国电子产业,需要我们的努力。
HDL语言的语法语义学研究与半导体工艺相关连的编译映射关系的研究;深亚微米半导体工艺与EDA设计工具的仿真、验证、方法的研究,需要大家一起努力,开发出更加先进的EDA工具软件。
软件硬件协同开发缩短了电子设计周期,加速可电子产品更新换代步伐。
EDA工程是电子产业的心脏起搏器,是电子产业飞速发展的原动力。
3.3.2HDL的种类
HDL语言在国外有上百种,高等学校、科研单位、EDA公司都有自己的HDL语言,但有影响的并不多。
Candence公司是一家著名的EDA公司,财力雄厚。
该公司的VerilogHDL于1983年由GateWayDesignAutomatic公司的Moorby首创。
他在1984~1985年间成功设计了Verilog-XL仿真器,于1986年提出了快速门级仿真的XL算法,使VerilogHDL语言变得更加丰富和完善,从而受到了EDA工具设计公司的青睐。
1989年Candence公司购买了GDA公司,VerilogHDL语言从此变为Candence公司的“私有财产”,成为Candence公司的EDA设计环境上的硬件描述语言。
经过Candence公司的努力,VerilogHDL于1995年成为IEEE标准,也是民间公司一个硬件描述语言标准,即VerilogHDL1364-1995。
由于VerilogHDL语言从C语言发展而来,所以C语言基础好的设计人员能快速入门。
MenterGraphics公司也是一家著名的EDA工具开发公司,它的EDA设计工具在综合、仿真、验证等方面都有独到之处。
Menter公司的硬件描述语言BLM由PASCAL语言发展而来。
BLM硬件描述语言目前还没成为标准语言。
ALTERA公司是一家半导体期间公司,其CPLD器件在世界市场占主导地位,这家公司不仅是硬件生产厂商,也是EDA工具开发商,它的EDA工具MAX+PLUSII,Quartus由于人机界面友好、易于使用、性能优良,而受到FPGA,CPLD器件设计人员的欢迎。
运行在MAX+PLUSII环境下的AHDL语言具有C语言设计风格,好学好用,再加上ALTERA公司的大力推广,使它得到众多用户的使用,本系统也采用这种语言。
HDL语言来自不同地方,由不同语言演变而来,为了各平台之间的相互转换,有人又推出了EDIF(ElectronicDesignInterchangeFormat)。
它不是一种语言,而是用于不同数据格式的EDA工具之间交换设计数据。
3.3.3VHDL语言开发环境和硬件平台
VHDL语言描述能力强,覆盖面广,抽象能力强,所以用VHDL语言作为硬件模型建模很合适。
设计者的原始描述是非常简练的硬件描述,经过EDA工具综合处理,最终生成付诸生产的电路描述或版图参数描述的工艺文件。
整个过程通过EDA工具自动完成,大大减轻了设计人员的工作强度,提高了设计质量,减少了出错的机会。
VHDL语言可读性好。
VHDL即能被人容易读懂又能被计算机识别,作为技术人员编写的源文件,即是计算机程序、技术文档和技术人员硬件信息交流文件,又是签约双方的合同文件。
VHDL语言中设计实体(DesignEntity)、程序包(Package)、设计库(Library),为设计人员重复利用别人的设计提供了技术手段。
重复利用他人的IP模块和软核(SoftCore)是VHDL的特色,许多设计不必个个都从头再来,只要在更高层次上把IP模块利用起来,就能达到事半功倍的效果。
VHDL语言可以在多种EDA工具设计环境中运行,硬件平台是工作站或高档微机在目前条件下微机的配置应该具有:
高分彩显17英寸以上分辨率1024X768或更高
硬盘40GB以上
内存128MB以上
CPUPIII、兼容CPU
8倍速以上软驱
操作系统WindowsXX
EDA环境:
Candence,Menter,ALTERA等公司的工具均支持VHDL语言环境。
3.3.4VHDL程序结构
一个VHDL程序包含实体(Enti
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 基于 FPGA 直接 数字 频率 合成器