qdpsk调制解调器的设计文档格式.doc
- 文档编号:468405
- 上传时间:2023-04-29
- 格式:DOC
- 页数:27
- 大小:1.23MB
qdpsk调制解调器的设计文档格式.doc
《qdpsk调制解调器的设计文档格式.doc》由会员分享,可在线阅读,更多相关《qdpsk调制解调器的设计文档格式.doc(27页珍藏版)》请在冰点文库上搜索。
1.3设计目的 8
第2章QDPSK调制解调器设计的方案及原理 9
2.1方案比较 9
2.1.1方案一用硬件电路实现 9
2.1.2方案二用软件实现 9
2.2方案选择 9
2.3QDPSK调制、解调原理 9
2.3.1调制原理 9
2.3.2解调原理 12
图2.5QDPSK信号的差分相干解调方框图 12
图2.6QDPSK信号的相干解调方框图 12
第3章QDPSK调制解调的软件实现 15
3.1创建工程文件夹:
15
3.2输入设计项目和存盘:
3.3将当前设计设定为工程和选目标器件:
3.4时序仿真 16
3.5调制解调的总体结构图:
16
3.6调制部分的实现:
17
3.6.14位伪随机码发生器的实现 18
3.6.2双比特差分编码器的实现 19
3.6.3串\并变换器的实现 19
3.6.4串\并变换和编码部分合成的设计:
20
3.7解调部分的实现:
3.7.1双比特差分译码器的实现 20
3.7.2并\串变换器的实现:
21
3.8调制解调的总体仿镇结果:
22
第4章硬件乘法器的硬件实现 23
4.1编程下载 23
4.1.1管脚锁定 23
4.1.2编程下载 23
结论 24
致谢 25
参考文献 27
第1章绪论
1.1课题背景
DQPSK
(DifferentialQuadraturePhaseShiftKeying)
差分四相相移键控。
四相相移键控信号简称“QPSK”。
它分为绝对相移和相对相移两种。
由于绝对移相方式存在相位模糊问题,所以在实际中主要采用相对移相方式QDPSK。
它具有一系列独特的优点,目前已经广泛应用于无线通信中,成为现代通信中一种十分重要的调制解调方式。
EPM7128SLC84-15器件是八十年代中期出现的一种新概念,是倍受现代数字系统设计工程师欢迎的新一代系统设计方式。
它可以在开发系统中直接进行系统仿真,也没有工艺实现的损耗。
因此在小批量的产品开发、研究场合,成本很低。
本文按照QDPSK调制解调器的设计思想,在MAX+plussii软件中,利用原理图输入的方法,结合QDPSK的调制解调原理框图,先进行计算机模拟仿真,然后下载到开发板上测试成功的对QPSK信号的进行了调制和解调。
21世纪随着电子信息时代的到来,对计算的要求更高,随着电子技术的发展各种运算模块也有了飞跃性的发展,借助于计算机的原理设计的乘法器也多种多样,乘法器的设计原理简单,思路清晰,可这么简单的模块在任何计算器中都不可缺少。
当代计算机发展已经进入飞速发展的时期,尤其是一些新软件的诞生,使科学技术有了飞跃性的发展。
在电子设计领域,电子设计自动化的应用已经深入到了电子行业的各个角落。
EDA技术就是依赖功能强大的计算机,在EDA工具软件平台上,对以硬件描述语言HDL为系统逻辑描述手段完成的设计,自动地完成逻辑编译、逻辑化简、逻辑分割、结构综合(布局布线),以及逻辑优化和仿真测试,直至实现既定的电子线路系统功能。
本文通过对QDPSK调制解调器的设计简单概述了EDA设计的流程及工具,在设计过程中运用两种最基本的设计方法(原理图输入法和文本输入法)使读者对EDA的了解和运用有基本的认识。
主要运用MAX+plusII软件,简单介绍MAX+plusII在7000S系列开发板上的实现。
让读者对整个的EDA技术有了全面直观的了解。
随着计算机技术和大规模集成电路技术的发展,传统的通过逻辑图和布尔方程设计硬件电路的方法已大大落后于当今技术的发展,取而代之的是硬件描述语言HDL(HardwareDescriptionLanguage),它是硬件设计领域的一次变革。
最有代表性的HDL是美国国防部开发的超高速集成电路硬件描述语言VHDL(VeryHighSpeedInte2gratedCircuitHardwareDescriptionLanguage)。
VHDL硬件描述语言具有以下几个特点:
(1)自上而下(toptodown)的高级设计方法
(2)系统的硬件描述能力强
EDA是电子设计自动化(ElectronicDesignAutomation)的缩写,在20世纪90年代初从计算机辅助设计(CAD)、计算机辅助制造(CAM)、计算机辅助测试(CAT)和计算机辅助工程(CAE)的概念发展而来的。
EDA技术就是以计算机为工具,设计者在EDA软件平台上,用硬件描述语言HDL完成设计文件,然后由计算机自动地完成逻辑编译、化简、分割、综合、优化、布局、布线和仿真,直至对于特定目标芯片的适配编译、逻辑映射和编程下载等工作。
EDA技术的出现,极大地提高了电路设计的效率和可靠性,减轻了设计者的劳动强度。
电子设计自动化(EDA)的实现是与CPLD/FPGA技术的迅速发展息息相关的。
CPLD/FPGA是80年代中后期出现的,其特点是具有用户可编程的特性。
利用PLD/FPGA,电子系统设计工程师可以在实验室中设计出专用IC,实现系统的集成,从而大大缩短了产品开发、上市的时间,降低了开发成本。
1.1.1主要研究领域
⑴通信、雷达、控制、信号处理等相关系统设计和仿真分析。
⑵可提供的电路设计包括:
方案构成——系统仿真——电路图设计——PCB版图设计——集成电路版图设计——各种标准EDA文件输出。
⑶模拟、数字集成电路设计,微波集成电路(MMIC)设计;
FPGA和SOPC设计、IP设计等。
⑷基于计算机网络的测控系统,各种工业控制系统设计,适合于图象采集、温度控制、湿度检测、振动等物理量的测量、分析和在线控制。
1.2Max+PlusII简介
Max+plusII(或写成Maxplus2,或MP2)是Altera公司推出的的第三代PLD开发系统.使用MAX+PLUSII的设计者不需精通器件内部的复杂结构。
设计者可以用自己熟悉的设计工具(如原理图输入或硬件描述语言)建立设计,MAX+PLUSII把这些设计转自动换成最终所需的格式。
其设计速度非常快。
对于一般几千门的电路设计,使用MAX+PLUSII,从设计输入到器件编程完毕,用户拿到设计好的逻辑电路,大约只需几小时。
设计处理一般在数分钟内内完成。
特别是在原理图输入等方面,Maxplus2被公认为是最易使用,人机界面最友善的PLD开发软件,特别适合初学者使用。
1.2.1设计流程
FPGA/CPLD设计流程为
⑴设计输入。
在传统设计中,设计人员是应用传统的原理图输入方法来开始设计的。
自90年代初,Verilog、VHDL、AHDL等硬件描述语言的输入方法在大规模设计中得到了广泛应用。
⑵前仿真(功能仿真)。
设计的电路必须在布局布线前验证电路功能是否有效。
(ASCI设计中,这一步骤称为第一次Sign-off)PLD设计中,有时跳过这一步。
⑶设计编译。
设计输入之后就有一个从高层次系统行为设计向门级逻辑电路设转化翻译过程,即把设计输入的某种或某几种数据格式(网表)转化为软件可识别的某种数据格式(网表)。
⑷优化。
对于上述综合生成的网表,根据布尔方程功能等效的原则,用更小更快的综合结果代替一些复杂的单元,并与指定的库映射生成新的网表,这是减小电路规模的一条必由之路。
⑸布局布线。
在PLD设计中,3-5步可以用PLD厂家提供的开发软件(如Maxplus2)自动一次完成。
⑹后仿真(时序仿真)需要利用在布局布线中获得的精确参数再次验证电路的时序。
(ASCI设计中,这一步骤称为第二次Sign—off)。
⑺生产。
布线和后仿真完成之后,就可以开始ASCI或PLD芯片的投产。
同样,使用Max+plusII基本上也是有以上几个步骤,但可简化为:
⑴设计输入
⑵设计编译
⑶设计仿真
⑷下载
1.3设计目的
(1)学习使用EDA集成设计软件MxplussII,电路描述,综合,模拟过程;
(2)掌握使用EDA工具设计数字系统的设计思路和设计方法。
体会使用EDA综合过程中电路设计方法和设计思路的不同。
(3)掌握数字调制解调的方法和原理,极其具体实现过程,进一步掌握通信原理和移动通信中的关键技术QDPSK。
第2章QDPSK调制解调器设计的方案及原理
2.1方案比较
2.1.1方案一用硬件电路实现
适用于模拟、数字信号的调制解调系统。
并且能够调制、解调出较好的波形,在调制部分用M序列发生器产生调制信号,能实现对任何信号的调制。
在解调部分采用同相正交环提取载波的方法能够准确的提取出载波信号,并且系统能挑出眼图,且滤波性能好,不会使信号失真过大。
但实现比较困难,每个模块的设计比较烦琐,耗时、耗力…任务繁重,不太适合课程设计的制作,由于任务书和时间的限定,所以不选择此方案。
2.1.2方案二用软件实现
此次的QDPSK调制解调器的设计只是针对数字信号而言,数字信号的调制与解调比较简单,只需要利用EDA技术,采用原理图输入法结合QDPSK的调制解调原理框图,先进行计算机模拟仿真成功后,然后下载到开发板上对QDPSK信号的进行了调制和解调进行测试。
通常对QDPSK信号用相位比较法进行解调。
它利用延迟电路将前一双比特码元信号延迟一个码元的时间T后,分别移相π/4和-π/4,再将它们分别作为上、下支路的相干载波.另外它不需要采用码变换器,这是因为QDPSK信号的信息包含在前后码元相位差中,而此时的解调原理就是直接比较前后双比特码元的相位.若不考虑噪声及信道畸变,则送入解调器的第k个双比特码元的QDPSK信号为Sk(t)=Msin(ωt+θk)。
2.1.3方案比较
方案一和方案二在理论上都是可行的。
QDPSK调制与解调器用硬件实现比较复杂而且耗时、耗力不太适合课程设计的制作,由于课程设计任务重、时间短,所以不选择此方案,选择方案二容易实现。
2.2QDPSK调制、解调原理
2.2.1QDPSK调制原理
QDPSK又叫四相绝对相移调制,QDPSK利用载波的四种不同相位来表征数字信息。
由于每一种载波相位代表两个比特信息,故每个四进制码元又被称为双比特码元。
我们把组成双比特码元的前一信息比特用a代表,后一信息比特用b代表。
双比特码元中两个信息比特ab通常是按格雷码排列的,它与载波相位的关系如表2-1双比特码元与载波相位关系所示,矢量关系如图2.2所示。
图2.2(a)表示A方式时QDPSK信号矢量图,图2.2(b)表示B方式时QDPSK信号的矢量图。
由于正弦和余弦的互补特性,对于载波相位的四种取值,在A方式中:
45°
、135°
、225°
、315°
,则数据、通过处理后输出的成形波形幅度有两种取值±
;
B方式中:
0°
、90°
、180°
、270°
,则数据、通过处理后输出的成形波形幅度有三种取值±
1、0。
表2-1双比特码元与载波相位关系
双比特码元
载波相位
a
b
A方式
B方式
1
225°
315°
135°
90°
180°
270°
图2.2QDPSK信号的矢量图
正交调幅法QDPSK调制器:
正交调幅又法QDPSK调制器亦称调相法。
用调相法产生QDPSK信号的组成方框图如图2.1所示,图中串/并变换器将输入的二进制序列依次分为两个并行的双极性序列。
假设两个双极性序列中的二进制数字分别为a和b,每一ab称为一个双比特码元,双极性的a和b脉冲通过两个平衡调幅器分别对同相载波及正交载波进行二相调制,得到图2.2所示的调相法矢量图。
将两路输出叠加,即得到如图2.3中的实线所示的四相相移信号,其相位编码逻辑关系如表2-2QPSK信号相位编码逻辑关系所示。
图2.3调相法矢量图
表2-2QPSK信号相位编码逻辑关系
-1
a路平衡调制器输出
b路平衡调制器输出
合成相位
全数字法QDPSK调制器:
这种调制器可采用5万门CPLD/FPGA和D/A转换来实现。
具体框图如图2.4全数字法QDPSK调制原理框图所示
图2.4全数字法QDPSK调制原理框图
相位选择法QDPSK调制器:
这种调制器具有硬件实现简单、价格低等优点,被广泛采用,并且这种调制器非常适合数字电路实现,本次设计的电路即采用相位选择法选择QDPSK调制器。
四相载波
发生器
逻辑选
相电路
串/并变换
差分编码
带通
滤波器
图2.5QDPSK相位选择法调制原理框图
用相位选择法产生QDPSK信号调制原理框图如图2.5所示。
图中四相载波发生器分别送出调相所需的四种不同的载波。
按照串/并变换器输出的双比特码元的不同,逻辑选相电路输出相应相位的载波,例如双比特码元ab为11时,输出相位为45°
的载波;
ab为01时,输出的相位为135°
的载波等。
2.2.1QDPSK解调原理
由于QPSK可以看作是两个正交2PSK信号的合成,故它可以采用与2DPSK信号类似的解调方法进行解调,即由两个2PSK信号相干解调器构成,其原理框图如图2.6所示。
图2.6QPSK解调原理框图
通过QPSK调制原理框图已知QPSK具有固定的参考相位,它是以四进制码元本身的相位值来表示信息的。
而QDPSK没有固定的参考相位,后一个四进制码元总是以它相邻的前一个四进制码元的终止相位为参考相位(或称为基准相位),因此,它是以前后两个码元的相位差值来表示信息的,如表2-3所示(这里我们采用B方式进行说明)。
由于QDPSK传输信息的特有方式,使得解调时不存在相位模糊问题,这是因为不论提取的载波取什么起始相位,对相邻两个四进制码元来说都是相等的,那么相邻两个四进制码元的相位差肯定与起始相位无关,也就不存在由于相干解调载波起始相位不同而引起的相位模糊问题,所以,在使用中都采用相对的四相调制。
表2-3四相相对调相码变换的逻辑功能
本时刻到达的ab及所要求
的相对相位变化
前一码元的状况
本时刻应出现的码元状况
00
00
10
11
01
900
1800
2700
00
10
11
01
在2DPSK调制中,是先将绝对码变换成相对码,然后用相对码对载波进行绝对相移,同样在QDPSK调制实验中,将输入的双比特码经码型变换,将得到的相对双比特码进行QPSK调制。
QDPSK解调原理同QPSK是一样的,仅需要在QPSK解调器的并/串转换器之前加接一个差分译码器使相对码变为绝对码,便形成了QDPSK解调器,QDPSK解调原理框图如图2.7所示。
图2.7QDPSK解调原理框图
QDPSK信号可以看作是两路2DPSK信号的合成,解调时实际上就是解调两路2DPSK信号,所以和2DPSK信号的解调类似,有差分相干解调法和相干解调法两种,分别如图2.8和图2.9所示。
图2.8QDPSK信号的差分相干解调方框图
图2.8所示QDPSK信号的差分相干解调法是利用延迟电路将前一时刻的码元信号延迟一个码元周期后,分别相移
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- qdpsk 调制解调器 设计