可编程逻辑器件实验报告册书写内容Word格式文档下载.docx
- 文档编号:4041419
- 上传时间:2023-05-02
- 格式:DOCX
- 页数:15
- 大小:197.13KB
可编程逻辑器件实验报告册书写内容Word格式文档下载.docx
《可编程逻辑器件实验报告册书写内容Word格式文档下载.docx》由会员分享,可在线阅读,更多相关《可编程逻辑器件实验报告册书写内容Word格式文档下载.docx(15页珍藏版)》请在冰点文库上搜索。
二、实验内容
1、用原理图输入法来设计4选1数据选择器
参照按图1-1所示来编辑完成4选1数据选择器的原理图输入设计,其中a、b、c、d为数据输入端,sel[1]、sel[0]为控制输入端,q为4选1数据输出端。
存盘仿真后,观察仿真波形,以验证数据选择器的功能。
图1-14选1数据选择器原理图
2、用VerilogHDL硬件描述语言来设计4选1数据选择器
用MAX+plusII中的文本编辑器,编辑输入4选1数据选择器源程序:
modulemux4_1(a,b,c,d,sel,q);
inputa,b,c,d;
input[1:
0]sel;
outputq;
regq;
always@(seloraorborcord)
case(sel)
2’b00:
q=a;
2’b01:
q=b;
2’b10:
q=c;
2’b11:
q=d;
endcase
endmodule
程序中的a、b、c、d依然为数据输入端,sel[1]、sel[0]为控制输入端,q为4选1数据输出端。
同样存盘后进行仿真,并观察仿真波形,以验证数据选择器的功能。
5.实验步骤
(一)原理图输入法的设计步骤
1、启动quartusii
双击桌面上QuartusII6.0的图标,启动QuartusII6.0软件。
2、建立源文件
通过File=>
New菜单命令选择源文件的类型。
用原理图输入法建立源文件则选用”BlockDiagram/SchematicFile”类型。
如图1-3所示。
确定后进入原理图编辑界面。
如图1-4所示。
图1-3源文件选择图1-4原理图编辑界面
3、设计的输入
在原理图编辑界面中选择菜单“Edit”→“InsertSymbol”(或者双击空白处),进入输入元件对话框,在“Name”栏中直接输入元件的名字,在光标处输入元件名称或用鼠标点取元件,按下OK即可。
本设计中放置4个三输入端与非门(nand3)、1个四输入端与非门(nand4),2个非门(not)器件、及6个输入端(input)、1个输入端(output)在原理图上。
如果安放相同元件,只要按住Ctrl键,同时用鼠标拖动该元件
添加连线到器件的管脚上。
把鼠标移到元件引脚附近,则鼠标光标自动由箭头变为十字,按住鼠标右键拖动,即可画出连线,参照图1-1连好相应元件的输入、输出脚。
4、保存原理图
单击保存按钮,对于第一次输入的新原理图,出现类似文件管理器的图框,选择合适目录、合适名称保存刚才输入的原理图1-1,本实验中取名为mux4_1。
出现如图1-5的对话框。
图1-5建立工程提示对话框
5、建立工程
图1-5中选择是,开始建立工程,每步均选择下一步即可。
其中注意图1-6所示顶层实体设置和图1-7器件选择步骤。
图1-6中,工程名和顶层实体名一定要一致,即为原理图文件名称。
图1-7中,本实验所用器件为ACEX1K系列EP1K30TC144-3芯片。
图1-6顶层实体设置
图1-7器件选择
6、编译
编译设置部分可参考教材第59页,半加器设置与仿真中的编译前设置和编译部分。
如出现错误警告,将错误修改后再编译,直至编译成功。
7、建立仿真波形
仿真波形建立部分可参考教材第61页,波形仿真部分。
仿真波形生成报告为工程所在文件夹下的db文件夹中,波形文件名加后缀为“.sim”的文件。
8、引脚分配
引脚分配是为了对所涉及的工程进行硬件测试,将输入输出信号锁定在器件确定的引脚上。
单击“Assignments”下的“Pins”命令弹出对话框如图1-8所示.
双击输入端A对应的“Location”项弹出引脚列表,从中选择合适的引脚,则A引脚分配完毕,以此类推将引脚分配完毕。
图1-8引脚分配
9、器件编程和配置
分配完引脚后需再次编译才能储存这些引脚锁定信息,再次编译生成编程文件后,即可对器件进行编程和配置了。
(1)选择“tool”→“Programmer”命令,进入器件编程配置对话框,如图1-9
所示。
图1-9器件编程配置对话框
(2)单击“HardwareSetup”按钮,选择编程硬件设置。
如图1-10所示。
图1-10编程硬件设置
图1-10中,点击“AddHardware”显示两种编程硬件类型:
一种是ByteBlasterMVorByteBlasterII,硬件接口为并口LPT;
另一种是MasterBlaster,硬件接口为串口COM,波特率可选。
我们实验连接使用前一种,即并口。
(3)设置完编程硬件,返回1-9所示编程界面,在“Mode”中选择相应的编程模
式,实验中应用JTAG模式。
(4)添加待编程文件。
“AddFile”添加待编程文件,“Delete”删除已添加的
编程文件,“ChangeFile”更改选中的编程文件,“AddDevice”添加用户自定义的器件,“Up”和“Down”按钮更改文件顺序,“Start”开始器件编程,“Process”进度条显示编程进度。
实验时,软件自动添加待配置文件,在进行开始前要将program/configure
下对应文件的复选框选中。
器件成功编程和配置后就可进行板级调试了。
(二)文本输入法的设计步骤
1、第一步与原理图输入法相同。
2、第二步建立源文本时选择建立文本文件,即选择“VerilogHDLFile”。
3、输入VerilogHDL源程序。
4、保存,编译,仿真,下载均与上相同。
6.数据与结果
将波形图打印剪贴于此处
7.讨论
可写实验过程中遇到的问题及解决办法
8.回答问题
注明:
实验报告要求
1、对于原理图设计要求有设计过程。
2、详细论述实验步骤。
3、给出仿真波形。
1.实验名称实验二8位移位寄存器的设计
2、掌握用硬件描述语言(VerilogHDL)方法来设计逻辑电路;
3、通过电路的仿真及验证,进一步了解移位寄存器的功能并掌握非阻塞赋值语句的使用;
1、要求用VerilogHDL语言设计一个8位移位寄存器。
用QuartusII中的文本编辑器,编辑输入该8位移位寄存器的参考源程序:
moduleshiter8(clk,d,q);
inputclk,d;
output[7:
0]q;
reg[7:
integerk;
always@(posedgeclk)
for(k=0;
k<
7;
k=k+1)
begin
q[0]<
=d;
q[k+1]<
=q[k];
end
程序中的clk为移位时钟输入,d为移位寄存器的数据输入,q[7:
0]为8位移位寄存器的输出。
2.编辑存盘后,要求进行相应的仿真,并观察仿真波形,以验证该移位寄存器的功能。
选择“VerilogHDLFile”,建立文本文件,将程序录入文本文件里,并保存后为此文件建立工程。
3、编译
启动完全编译,如出现错误警告,将错误修改后再编译,直至编译成功。
4、建立仿真波形
建立仿真波形,通过仿真波形观察输出项是否正确,如有不否,检查或修改设计,直至设计达到预期目的。
5、下载验证
设置管脚信息,再编译生成下载文件后连接至试验台上,验证设计。
1.实验名称实验三带清零、使能的四位加法是计数器的设计
3、通过电路的仿真及验证,进一步了解4位加法计数器的功能。
1、要求用VerilogHDL语言设计一个带清零、使能的4位加法计数器。
用QuartusII中的文本编辑器,编辑输入该4位加法计数器的参考源程序:
modulecouter_1(clk,clr,en,q);
inputclk,clr,en;
output[3:
reg[3:
always@(posedgeclk)
if(!
clr)
q=0;
elseif(en)
q=q+1;
程序中的clk为计数时钟输入,clr为清零输入控制端,en为计数使能输入控制端,q[3:
0]为4位加法计数器的输出。
2、编辑存盘后,要求进行相应的仿真,并观察仿真波形,以验证该计数器的功能。
1.实验名称实验四Moor型有限状态机的时序电路设计
3、通过电路的仿真及验证,进一步了解Moor有限状态机原理及功能。
1、要求用VerilogHDL语言设计一个Moor有限状态机完成自动转换量程的频率控制器的设计。
用QuartusII中的文本编辑器,编辑输入该频率控制器的参考源程序:
参考例题10.9.
2、编辑存盘后,要求进行相应的仿真,并观察仿真波形,以验证该频率计控制器的功能。
1、启动quartusii
建立仿真波形,通过仿真波形观察输出项,要求仿真出状态机所包含的六个状态,如有不否,检查或修改设计,直至设计达到预期目的。
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 可编程 逻辑 器件 实验 报告 书写 内容