计算机组成原理复习题54753教案资料Word格式.docx
- 文档编号:3691624
- 上传时间:2023-05-02
- 格式:DOCX
- 页数:15
- 大小:36.72KB
计算机组成原理复习题54753教案资料Word格式.docx
《计算机组成原理复习题54753教案资料Word格式.docx》由会员分享,可在线阅读,更多相关《计算机组成原理复习题54753教案资料Word格式.docx(15页珍藏版)》请在冰点文库上搜索。
总线宽度、总线带宽、总线复用、总线的主设备、总线的从设备、总线的传输周期、总线的通信控制。
总线宽度:
通常指数据总线的根数。
总线带宽:
即总线上每秒传输的最大字节数。
总线复用:
一条信号线上分时传送两种信号,如分时传送地址信号和数据信号。
总线的主设备:
对总线有控制权的设备。
总线的从设备:
响应从主设备发来的总线控制的设备。
总线的传输周期:
即完成一次完整的数据传输操作时间。
总线的通信控制:
主要解决通信双方如何获知传输开始和传输结束,以及通信双方如何协调如何配合。
3.14设总线的时钟频率为8MHz,一个总线周期等于一个时钟周期。
如果一个总线周期中并行传送16位数据,试问总线的带宽是多少?
8*(16/8)=16MBps
3.16在异步串行传送系统中,字符格式为:
1个起始位、8个数据位、1个校验位、2个终止位。
若要求每秒传送120个字符,试求传送的波特率和比特率。
波特率:
(1+8+1+2)*120=1440bps=1440波特
比特率:
1440*(8/12)=960bps
4.6某机字长为32位,其存储容量是64KB,按字编址其寻址范围是多少?
若主存以字节编址,试画出主存字地址和字节地址的分配情况。
存储容量为64KB时,按字节编址的寻址范围是64KB,那么按字编址其寻址范围是64*(8/32)=16K字
字地址HB————————————-字节地址———————————————LB
1
2
3
4
5
6
7
……
65532
65533
65534
65535
4.7一个容量为16K×
32位的存储器,其地址线和数据线的总和是多少?
当选用下列不同规格的存储芯片时,各需要多少片?
1K×
4位,2K×
8位,4K×
4位,16K×
1位,4K×
8位,8K×
8位。
其地址总线一共有14根,数据总线一共有32根,总和为46根。
当使用下列不同规格的存储芯片时,1K×
4位需要128个;
2K×
8位需要32个;
4K×
4位需要32个;
16K×
1位需要32个;
8位需要16个;
8K×
8位需要8个。
4.8试比较静态RAM和动态RAM。
静态RAM用触发器存储信息,各要不断电,信息就不会丢失,不需要刷新,但静态RAM
集成度低,功耗大。
动态RAM用电容存储信息,为了保持信息必须每隔1~2ms就要对高电平电容重新充电,称为刷新,因此必须含有刷新电路,在电路上较复杂,但动态RAM集成度高,且价格便宜。
4.9什么叫刷新?
为什么要刷新?
说明刷新有几种方法。
刷新原因——由于存储单元被访问是随机的,有可能某些存储单元长期得不到访问,不进行存储器的读/写操作,其存储单元内的原信息会因为电容的泄露将慢慢消失,为此需要采用定时刷新的方法对动态RAM的全部基本单元进行一次刷新,一般为2ms。
常用的刷新方法有三种——集中式、分散式、异步式。
集中式:
在最大刷新间隔时间内,集中安排一段时间进行刷新。
分散式:
在每个读/写周期之后插入一个刷新周期,不存在停止读/写操作时间。
异步式:
是集中式和分散式的折衷,每刷新一行只停止一个存取周期。
4.11一个8K×
8位的动态RAM芯片,其内部结构排列成256×
256形式,存取周期为0.1µ
s。
试问采用集中刷新、分散刷新及异步刷新三种方式的刷新间隔各为多少?
设RAM的刷新最大间隔时间为2ms,则异步刷新的刷新间隔为2ms/256=7.8125us
集中刷新的刷新间隔为0.1us
分散刷新的刷新间隔为0.1*2=0.2us
4.14某8位微型计算机地址码为18位,若使用4K×
4位的RAM芯片组成模块板结构的存储器,试问:
(1)该机所允许的最大主存空间是多少?
(2)若每个模块板为32K×
8位,共需几个模块板?
(3)每个模块板内共有几片RAM芯片?
(4)共有多少片RAM?
(5)CPU如何选择各模块板?
(1):
最大主存空间为2的18次方乘以8,即为256K*8位
(2):
若每块模块板为32K*8位,共需要256/32=8块
(3):
每块模块板内共有(32/4)*(8/4)=16块
(4):
共有8*16=128片RAM
(5):
CPU通过最高3位选板,通过中间3位选片。
片地址是3位是因为其字扩展是八倍,所以是3位。
以下为地址格式:
模块板地址(占3位)
片地址(占3位)
片内地址(占12位)
4.17写出1100的海明码。
根据1100,得n=4.由海明不等式得需要添加3位校验位,则各位安排如下:
C1,C2,1,C4,1,0,0
按配奇原则配置,则C1=0,C2=1,C4=1;
则新配置的海明码为0111100.
4.20欲传送的二进制代码为1001101,用奇校验来确定其对应的海明码,若在第6位出错,说明纠错过程。
由海明不等式知需要添加4位校验位,则各位安排如下:
C1,C2,1,C4,0,0,1,C8,1,0,1
按配奇原则配置,则C1=0,C2=1,C4=1,C8=0;
则其新配的海明码为01110010101.
若在第六位出错,则收到的海明码为01110110101;
确认其分组为:
P1:
1,3,5,7,9,11;
P2:
2,3,6,7,10,11;
P3:
4,5,6,7;
P4:
8,9,10,11;
因为其每位亦或的结果分别为0,1,1,0,则得到P4P3P2P1=0110.第六位出错,故正确的二进制代码为01110010101;
欲传送的信息为1001101.
4.32设某机主存容量为4MB,cache容量为16KB,每字块有8个字,每字32位,设计一个四路组相联映射的cache组织。
(1)画出主存地址字段中各段的尾数;
(2)设cache的初态为空,CPU依次从主存第0、1、2……、89号单元读出90个字(主存一次读出字),并重复按此次序读8次,问命中率是多少?
(3)若cache的速度是主存速度的6倍,试问有cache和无chache相比,速度约提高多少倍?
(1)根据每个字块有8个字,每个字32位,得出主存地址字段中字块内地址字段为5位,其中3位为字地址,2位为字节地址。
根据Cache容量为16KB=214B,字块大小为25B,得Cache共有29块,故c=9.根据四路相联映射2r=4,得r=2,则q=c-r=9-2=7位。
根据主存容量位4MB=222B,得出主存地址字段中主存字块标记为22-7-5=10位。
主存地址字段各段格式如下:
主存字块标记(10位)
组地址(7位)
字块内地址(5位)
(2)由于每个字块中有8个字,而且初态为空,所以CPU读第0号单元时,未命中,必须访问主存,同时将该字所在的主存块调入Cache第0组中的任一块内,接着CPU读第1~7号单元时均命中。
同理,CPU读第8,16,…,88号时均未命中。
得CPU在连续读90个字中共有12次未命中,而后8次循环读90个字全部命中,命中率为:
(90*8-12)/(90*8)=0.984.
(3)根据题意,设主存存取周期为6t,Cache的存取周期为t,没有Cache的访问时间为6t*720,有Cache的访问时间为t(720-12)+6t*12,则有Cache和没有Cache相比,速度提高的倍数为(6t*720)/(t*(720-12)+6t*12)-1=5.54.
6.16设机器字长为16位,写出下列各种情况下它所能表示的数的范围。
设机器数采用1位符号位,答案均用十进制数表示。
(1)无符号数。
(2)原码表示的定点小数、整数。
(3)补码表示的定点小数、整数。
(4)浮点数格式:
阶码6位,尾数10位。
分别写出正数和负数的表示范围。
(1)无符号整数:
0~216-1,即:
0~65535;
无符号小数:
0~1–2-16,即:
0~0.99998;
(2)原码定点小数:
-1+2-15~1-2-15,即:
-0.99997~0.99997
(3)补码定点小数:
-1~1-2-15,即:
-1~0.99997
(4)补码定点整数:
-215~215-1,即:
-32768~32767
6.19设机器数字长为8位,用补码运算规则计算
(1)A=9/64,B=-13/32,求A+B
(2)A=19/32,B=-17/128,求A-B。
(1)由A=9/64可得其真值为0.0010010B
B=-13/32可得其真值为1.0110100B
则A补=0.0010010,B补=1.1001100B
[A+B]补=0.0010010+1.1001100=1.1011110
A+B=-17/64
(2)由A=19/32可得其真值为0.1001100B
B=-17/128可得其真值为-0.0010001B
A补=0.1001100,B补=1.1101111,(-B)补=0.0010001
[A-B]补=0.1001100+0.0010001=0.1011101
A-B=0.1011101B=93/128
6.20用补码一位乘计算
(1)x=0.110111,y=-0.101110.
X补=0.110111Y补=1.010010(-X)补=1.001001
部分积
乘数
00.000000
010010
+00.110111
001001
00.011011
100100
00.000110
111001
00.011110
111100
00.001111
+11.001001
011110
11.011000
故乘积[X*Y]补=1.011000011110
则[X*Y]=-0.100111100010
6.21用原码加减交替法和补码加减交替法计算x÷
y
(1)x=0.100111,y=0.101011
[X]原=0.100111X*=0.100111
[Y]原=0.101011Y*=0.101011[-Y*]补=1.010101
原码加减交替法:
被除数(余数)
商
0.100111
+1.010101
0.000000
1.111100
1.111000
+0.101011
0
0.100011
1.000110
01
01
0.011011
0.110110
011
011
0.001011
0.010110
0111
0111
1.101011
1.010110
01110
01110
0.000001
0.000010
011101
011101
1.010111
0111010
因最后为0显示为不够除,所以要恢复余数
商的符号位由除数和被除数可得为0
故[x÷
y]原=0.111010
[X]补=0.100111
[Y]补=0.101011[-Y]补=1.010101
补码加减交替法:
y]补=0.111010
[x÷
y]=0.111010
6.26按机器补码浮点运算步骤计算[x+y]补
(1)x=2-011×
0.101100,y=2-010×
(-0.011100)
x=2-011*0.101100,y=2-010*(-0.011100)
[x]补=1,101;
0.101100,[y]补=1,110;
1.100100
因为x的阶码比y的阶码小,所以[x]补=1,110;
[x]补+[y]补=1,110;
(0.010110+11.100100)=1,110;
11.111010
[x]补-[y]补=1,110;
(0.010110+00.011100)=1,110;
00.110010
[x+y]补=11,110;
11.111010=11,011;
11.010000(尾数左规3次,阶码减3)
[x-y]补=11,110;
00.110010
则:
x+y=2-101×
(-0.110000)x-y=2-010×
0.110010
6.28如何判断定点和浮点补码加减运算结果是否溢出,如何判断原码和补码定点除法运算结果是否溢出?
浮点加减法运算,当阶码符号为“01”时,需作出溢出处理。
定点加减法运算,利用两位符号位,当两个符号位不同时,表示溢出。
原码定点除法运算若商的第一位为“1”则表示溢出
7.8
某机指令字长16位,每个操作数的地址码为6位,设操作码长度固定,指令分为零地址、一地址和二地址三种格式。
若零地址指令有M种,一地址指令有N种,则二地址指令最多有几种?
若操作码位数可变,则二地址指令最多允许有几种?
(1)根据操作数地址码为6位,则二进制指令中操作码的位数为16-6-6=4。
这4位操作码可能有24=16中操作。
由于操作码固定,则除去零地址和一地址剩下的二地址指令最多有16-M-N种。
(2)若操作码位数可变,则二地址、一地址和零地址的操作码长度分别为4位、10位和16位。
则二地址指令最多允许有24-1种,留一位编码做扩张标志码使用。
8.1CPU有哪些功能?
画出其结构框图并简要说明每个部件的作用。
CPU主要有取指令,分析指令和执行指令的作用。
8.4设CPU内有这些部件:
PC、IR、SP、AC、MAR、MDR和CU。
试画出完成间接寻址的取数指令“LDA
@X”(将主存某地址单元的内容取至AC中)的数据流。
答;
PC→MAR,M(MAR)→MDR,(MDR)→IR,PC+1→PC,Ad(IR)→MAR,M(MAR)→MDR,MDR→Ad(IR),Ad(IR)→MAR,M(MAR)→MDR,MDR→AC
9.1设CPU内有这些部件:
PC、IR、AC、MAR、MDR和CU。
(1)写出取值周期的全部微操作。
(2)写出减法指令SUB
X、取数指令LDA
X、存数指令STA
X(X均为主存地址)在执行阶段所需的全部微操作。
(1)PC→MAR,M(MAR)→MDR,(MDR)→IR,OP(IR)→CU,(PC)+1→PC。
(2)减法指令SUBX
Ad(IR)→MAR,1→R,M(MAR)→MDR,(ACC)-(MDR)→ACC
取数指令LDAX
Ad(IR)→MAR,1→R,M(MAR)→MDR,MDR→ACC
存数指令STAX
Ad(IR)→MAR,1→W,ACC→MDR,MDR→M(MAR)
9.3什么是指令周期、机器周期和时钟周期?
三者有什么关系?
CPU每取出并执行一条指令所需的全部时间叫指令周期;
机器周期是确定指令执行过程的的一个基准时间,在此时间内所有指令的操作都能结束,通常安排机器周期长度等于访存周期;
时钟周期是指计算机机器主振电路产生的脉冲信号的频率周期,它是计算机运行时最基本的时序单位,对应完成一个微操作所需时间,通常时钟周期等于计算机主频的倒数。
10.10微指令的操作控制有几种编码方式?
各有何特点?
哪一种控制速度最快?
1,直接编码方式;
2,字段直接编码方式;
3,字段间接编码方式;
4,混合编码方式;
5,其它
直接编码方式最快,因为只要将其从控存中读出就可直接由控制字段发送命令,但是会造成控存容量极大。
10.11什么是垂直型微指令?
什么是水平型微指令?
垂直型微指令是采用类似机器指令操作码的方式,在微指令字中,设置微操作码字段,由微操作码规定微指令的功能。
通常一条微指令有1-2个微命令。
水平型微指令是一次能定义执行多个并行操作的微命令。
10.12能否说水平型微指令就是直接编码的微指令,为什么?
不能说水平型微指令就是直接编码的微指令,因为符合水平型微指令特征的微指令都属于水平型微指令,常见的有:
直接编码、字段直接编码、字段间接编码,及混合编码等。
直接编码的微指令只是最典型的一种。
10.13微指令的地址有几种形成方式?
有四种形成方式:
(1)(CMAR)+1→CMAR:
后续地址是连续的,为顺序地址,所以对微指令采用地址直接加一形成后续微指令地址。
(2)微指令的下地址字段:
由下地址字段直接给出。
(3)指令寄存器:
由操作码经微地址形成部件形成。
(4)微程序入口地址:
由硬件电路产生。
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 计算机 组成 原理 复习题 54753 教案 资料