数字电路实验指导.docx
- 文档编号:1974181
- 上传时间:2023-05-02
- 格式:DOCX
- 页数:35
- 大小:175.95KB
数字电路实验指导.docx
《数字电路实验指导.docx》由会员分享,可在线阅读,更多相关《数字电路实验指导.docx(35页珍藏版)》请在冰点文库上搜索。
数字逻辑电路实验指导书
南京师范大学计算机系
2017.10
数字逻辑电路实验
DigitalLogicCircuitsExperiments
一、实验目的要求:
数字逻辑电路实验是计算机科学与技术专业的基础实验,与数字逻辑电路理论课程同步开设(不单独设课),是理论教学的深化和补充,同时又具有较强的实践性,其目的是通过若干实验项目的学习,使学生掌握数字电子技术实验的基本方法和实验技能,培养独立分析问题和解决问题的能力。
二、实验主要内容:
教学内容分为基础型、综合型,设计型和研究型,教学计划分为多个层次,学生根据其专业特点和自己的能力选择实验,1~2人一组。
但每个学生必须选做基础型实验,综合型实验,基础型实验的目的主要是培养学生正确使用常用电子仪器,掌握数字电路的基本测试方法。
按实验课题要求,掌握设计和装接电路,科学地设计实验方法,合理地安排实验步骤的能力。
掌握运用理论知识及实践经验排除故障的能力。
综合型实验的目的就是培养学生初步掌握利用EDA软件的能力,并以可编程器件应用为目的,培养学生对新技术的应用能力。
初步具有撰写规范技术文件能力。
设计型实验的目的就是培养学生综合运用已经学过的电子技术基础课程和EDA软件进行电路仿真实验的能力,并设计出一些简单的综合型系统,同时在条件许可的情况下,可开设部分研究型实验,其目的是利用先进的EDA软件进行电路仿真,结合具体的题目,采用软、硬件结合的方式,进行复杂的数字电子系统设计。
2
数字逻辑电路实验
实验1 门电路逻辑功能测试
实验预习
1仔细阅读实验指导书,了解实验内容和步骤。
2复习门电路的工作原理及相应逻辑表达式。
3熟悉所用集成电路的引线位置及各引线用途。
4熟悉TTL门电路逻辑功能的测试。
5了解数字逻辑综合实验装置的有关功能和使用方法。
实验目的
1熟悉数字逻辑实验装置的有关功能和使用方法。
2熟悉双踪示波器的有关功能和使用方法。
3掌握门电路的逻辑功能,熟悉其外形和外引线排列。
4学习门电路的测试方法。
实验仪器
1
综合实验装置
一套
2
数字万用表
一块
3
双踪示波器
一台
4
器件
74LS00
二输入端四与非门
2片
74LS20
四输入端双与非门
1片
74LS86
两输入端四异或门
1片
74LS04
六反相器
1片
实验原理说明
数字电路主要研究电路的输出与输入之间的逻辑关系,这种逻辑关系是由门电路的组合来实现的。
门电路是数字电路的基本单元电路。
门电路的输出有三种类型:
图腾柱输出
(一般TTL门电路)、集电极开路(OC门)输出和三态(3S)输出。
它们的类型、逻辑式、逻辑符号与参考型号见表1-0。
门电路的输入与输出量均为1和0两种逻辑状态。
我们在
实验中可以用乒乓开关的两种位置表示输入1和0两种状态,当输入端为高电平时,相应
的输入端处于1位置,当输入端为低电平时,相应的输入端处于0位置。
我们也可以用发光二极管的两种状态表示输出1和0两种状态,当输出端为高电平时,相应的发光二极管亮,当输出端为低电平时,相应的发光二极管不亮。
我们还可以用数字万用表直接测量输
出端的电压值,当电压值为3.6V左右时为高电平,表示1状态;当电压值为0.3V以下时为低电平,表示0状态。
在实验中,我们可以通过测试门电路输入与输出的逻辑关系,分析和验证门电路的逻辑功能。
我们实验中的集成电路芯片主要以TTL集成电路为主。
表1-0 门电路的逻辑功能
类型
逻辑式
逻辑符号
参考型号
与门
Y=A·B
AB
&
Y
74087409(OC)
74117415(OC)
7421
或门
Y=A+B
AB
≥1
Y
7432
缓冲器
无放大作用
Y=A
A
1
Y
4050
有放大作用
A
Y
4017(OC)
非门(反相器)
无放大作用
Y=A
A
1
Y
7404
7405(OC)
有放大作用
A
Y
7406(OC)
与非门
Y=A·B
AB
&
Y
74007403(OC)
74107412(OC)
74207422(OC)
或非门
Y=A+B
AB
≥1
Y
7402
7427(OC)
与或非门
Y=1A·2A+1B·2B
1A
1B
2A
2B
&
&
≥1
Y
7451
异或门
Y=A⊕B
=A·B+A·B
AB
=1
Y
7486
OC门
以与非门为例
Y=A·B
AB
&
Y
7403(OC)
三态门
(3S门)
EN=1时,Y=A
EN=0时,Y=高阻态
AEN
Y
74126
EN=1时,Y=A
EN=0时,Y=高阻态
AEN
Y
74125
传输门
C=1,TG通
C=0,TG断
C
Vi Vo
C
TTL门电路是集成逻辑电路的一种,是晶体管——晶体管逻辑门电路的简称。
它具有参数稳定,工作可靠,开关速度高等优点。
实验中的集成电路芯片主要以TTL集成电路为主。
1基本门电路有与门、或门和非门。
与门的逻辑功能是:
有0出0,全1出1。
其逻辑表达式为Y=AB。
常见的与门有:
74LS08(四2输入与门)、74LS09(四2输入与门——OC门)、74LS11(三3输入与门)、
74LS15(三3输入与门——OC门)、74LS21(双4输入与门)。
或门的逻辑功能是:
有1出1,全0出0。
其逻辑表达式为Y=A+B。
常见的或门有:
74LS32(四2输入或门)。
非门的逻辑功能是:
入1出0,入0出1。
其逻辑表达式为Y=A。
常见的非门有:
74LS04(六反相器)、74LS05(六反相器——OC门)。
2与非门是由与门和非门有机组合而成的,它的逻辑功能是有0出1,全1出0。
其逻辑表达式为Y=AB。
常见的与非门有:
74LS00(四2输入与非门)、74LS03(四2输入与非门
——OC门)、74LS10(三3输入与非门)、74LS12(三3输入与非门——OC门)、74LS20(双4输入与非门)、74LS22(双4输入与非门——OC门)、74LS30(8输入与非门)。
或非门是由或门和非门有机组合而成的,它的逻辑功能是有1出0,全0出1。
其逻辑表达式为Y=A+B。
常见的或非门有:
74LS02(四2输入或非门)、74LS27(三3输入或非门)。
3异或门的逻辑功能是:
两输入端相异得1,相同得0。
其逻辑表达式是Y=AB+AB=A⊕B。
常见的异或门有:
74LS86(四2输入异或门)。
同或门的逻辑功能是:
两输入端相同得1,相异得0。
其逻辑表达式是:
Y=AB+AB=A⊙B。
4可以用一种逻辑门构成另一种逻辑门,例如,用与非门构成与门、或门等。
如图1-1所
示。
8
A
12
&
13
11
A
5
&
B4 3
B
10 8
&
9 Y
图1-1用与非门构成或门逻辑图
5 门电路可以作为控制门。
以图1-2所示的2输入与非门为例,用任一端A作为输入端,而另一端B为控制端。
若B=1,则门打开,可以进行信息的传递,即Y=A;若B=0,门关闭,信息不能通过,Y=1。
A
&
B=1 1
A
Y Y=A
B
B=0 0
Y=1 1
(a)逻辑图 (b)波形图图1-2 控制门
实验内容及步骤
选择实验用的集成电路,将被测器件插入搭试板上的14芯插座中,并按下锁紧开关。
用导线将器件的14引脚与搭试板上的+5V电源相连,器件的第7引脚与搭试板上的GND相连,然后选择公共板上开关作为输入信号,发光二极管作为输出信号,按自己设计的实验接线图接好连线。
特别注意VCC及GND不能接错。
实验中改动接线须先断开电源,接好线后
再通电实验。
1与非门和异或门逻辑功能的测试。
(1)74LS20双4输入与非门逻辑功能测试
(2)74LS86四2输入异或门逻辑功能测试
2根据电路图写出逻辑关系表达式。
(1)用74LS00按图1-3,1-4接线,将输入输出逻辑关系分别填入表1-1、表1-2中。
(2)写出下面图1-3,1-4两个电路逻辑表达式。
&
1
&
2
A
39
&
10 81
&
12 2
5
&
B
4 613 11
3Y
表1-1
A
B
1
2
4
5
3
9
12
13
&
10
&
&
&
输入
输出
A
B
Y
0
0
0
1
1
0
1
1
输入
输出
A
B
Y
Z
0
0
0
1
1
0
1
1
图1-3 表1-2
6
&
1
2 3Y
8
11 Z
图1-4
3利用与非门控制输出。
用一片74LS00按图1-5接线,S接任一电平开关,用示波器观察S对输出脉冲的控制作用。
&
1 3
S 2 Y
4
&
5
2
&
1 3
6Y
4用与非门组成其它门电路并测试验证。
(1)组成或非门
a.用一片2输入端四与非门组成或非门
Y=A+B=A·B=A·B
b.画出电路图
c.测试并填表1-3
图1-5
表1-3
输入
输出
A
B
Y
0
0
0
1
1
0
1
1
(2)组成异或门
a.将异或门表达式转化为与非门表达式
b.画出逻辑电路图
c.测试并填表1-4
表1-4
A
B
Y
0
0
0
1
1
0
1
1
5逻辑门传输延迟时间的测量。
用六反相器(非门)按图1-6接线,输入200KHz连续脉冲,用双踪示波器测量输入、输出相位差,计算每个门的平均传输延迟时间的tpd值。
200HZ Y
1
1
1
1
1
图1-6
6用基本门电路组装一个译码电路:
将BCD8421码转换成格雷码。
实验记录
1按各步骤要求画逻辑图、填表,并分析其特点。
2画出实验中的电路图,分析其功能,写出其真值表和逻辑表达式。
3总结门电路的类型。
实验报告及思考
实验报告要求:
实验项目名称、要求、内容及步骤(包括流程图与电路图等),实验记录结果结果并回答以下问题(至少三个以上)。
1TTL门电路有一个输入端悬空,相当于该端输入什么信号?
2当与非门只用一个输入端,其它输入端悬空时,该元件具有什么功能?
3异或门又称可控的反相器,为什么?
4门电路不加电源和地,可以正常工作吗?
5怎样判断门电路逻辑功能是否正常?
6与非门一个输入接连续脉冲,其余端什么状态时允许脉冲通过?
什么状态时禁止脉冲通过?
实验2 组合逻辑电路分析与设计
实验预习
1仔细阅读实验指导书,了解实验内容和步骤。
2复习半加器、全加器和多位加法器的逻辑功能。
3设计实验任务中要求组装的电路,选择集成电路,画出实验线路图。
设计时,可尽量选用与非门、译码器、数据选择器。
实验目的
1熟悉译码器、数据选择器的结构和功能测试方法。
2掌握译码器、数据选择器的逻辑功能及其应用。
3掌握半加器、全加器和多位加法器的逻辑功能。
4掌握用门电路构成组合逻辑电路的设计、组装和功能测试的基本方法。
5熟悉TTL加法器功能的测试方法。
6学习排查故障的方法。
实验仪器
1综合实验装置 一套
2数字万用表 一块
3器件
74LS138 3-8译码器 1片
74LS151 8-3数据选择器 2片
74LS20(双-4输入与非门) 1片
74LS00(四-2输入与非门) 1片
74LS04(六反相器) 1片
实验原理说明
计算机中数的操作都是以二进制进位的,最基本的运算就是加法运算。
按照进位是否加入,加法器分半加器和全加器两种。
l半加器
计算机中的异或指令的功能就是求两个操作数各位的半加和。
一位半加器有两个输入、两个输出。
一位半加器的真值表见表2-1,据真值表可得到半加器的输出函数表达式:
表2-1 一位半加器的真值表
输入
输出
Bi
Ai
Si
Ci
0
0
0
0
0
1
1
0
1
0
1
0
1
1
0
1
Si=Ai·Bi+Ai·Bi=Ai⊕BiCi=Ai·Bi
逻辑表达式的硬件实现,则要根据所提供的实验芯片。
集成电路正异或门74LS86就是一位半加器。
l全加器
计算机中的加法器一般就是全加器,它实现多位带进位加法。
下面以一位全加器为例介绍。
一位全加器有三个输入、两个输出。
“进位入”Ci-1指的是低位的进位输出,“进位出”
Ci即是本位的进位输出。
一位全加器的真值表见表2-2。
表2-2 一位全加器的真值表
输入
输出
Ci-1
Bi
Ai
Si
Ci
0
0
0
0
0
0
0
1
1
0
0
1
0
1
0
0
1
1
0
1
1
0
0
1
0
1
0
1
0
1
1
1
0
0
1
1
1
1
1
1
根据表3-2便可写出逻辑函数表达式:
Si=Ai·Bi·Ci-1+Ai·Bi·Ci-1+Ai·Bi·Ci-1+Ai·Bi·Ci-1=(Ai⊕Bi)⊕Ci-1Ci=Ai·Bi+Ai·Ci-1+Bi·Ci-1=Ai·(Bi+Ci-1)+Bi·Ci-1
一位全加器的卡诺图如图2-1所示
Si
Ci
Bi Bi
24
0
1
0
1
1
0
1
0
0
0
1
0
0
1
1
1
Ai Ai
Ci-1
图2-1 一位全加器卡诺图
Ci-1
全加功能的硬件实现,有多种方法。
例如,可以把全加和看作是Ai与Bi的半加和Hi
与进位输入Ci-!
的半加和来实现。
多位全加器就是在一位全加器原理上扩展而成的。
集成电路全加器有74LS80(一位全加器)、74LS81(二位全加器)、74LS83(四位全加器)等。
用中规模集成电路实现逻辑函数的要点是:
先将函数化为最小项表达式(列其真值表),再利用集成电路内部的逻辑关系,配接必要的外电路来实现此表达式。
用中规模集成电路
实现逻辑函数,方法简便,使用灵活,线路简单,其应用日益广泛。
实验内容及步骤
1用3线-8线译码器74LS138及门电路74LS20(双4输入与非门)各1片,设计、组装全加器
根据所设计的电路接线,按照全加器真值表验证设计的正确性,分析实验中出现的问题及解决的方法并将实验测试结果记录在自拟的表格中。
2用2片八选1数据选择器74LS151组装全加器
根据所设计的电路接线,按照全加器真值表验证设计的正确性,分析实验中出现的问题及解决的方法并将实验测试结果记录在自拟的表格中。
3用一片8选1数据选择器74LS151设计一个电路:
在4位二进制数(由0到15)中选出所有能被2或3整除的数。
*4 设计并组装一保险箱用数字密码锁电路。
要求:
开保险箱时,需输入3位代码,同时用该保险箱的钥匙开锁。
若输入代码与事先设定的代码相同,而且钥匙正确,则锁被打开。
如果代码不符,则电路将发出报警信号。
参考方框图如下:
输入代码
B2B1B0
地址端
设定代码选择端
A2A1A0
钥匙孔信号
E
74138
74151
Y1
使能端
报警Y2
电路
图2-1 数字代码锁方框图
设A2、A1、A0为设定代码,B2、B1、B0为输入代码。
E为钥匙孔信号。
钥匙正确时为1,错误时为0。
Y1=1时,锁打开;Y2=1时,则报警。
实验报告及思考
实验报告要求:
实验项目名称、要求、内容及步骤(包括逻辑图),实验记录结果结果并回答以下问题(至少三个以上)。
1组合逻辑设计的要点是什么?
2用中规模集成电路实现逻辑函数与用门电路实现逻辑函数的方法有什么不同?
3用译码器和数据选择器实现组合逻辑函数有何不同?
4本次实验的收获。
实验3 触发器、三态输出触发器及锁存器
实验预习
1复习D锁存器及D触发器、JK触发器的构成、工作原理和逻辑功能及特点。
2熟悉触发器的逻辑功能及相互转换的方法。
3了解D锁存器及D触发器、JK触发器的测试方法。
4复习三态触发器和锁存器的功能及使用方法。
5查阅手册,了解实验中使用的触发器集成电路芯片的正确使用。
6根据实验内容,设计实验电路和拟出实验表格。
7画出图3-1中电路的CP和Q的波形。
8研究两相时钟脉冲电路和(2/3)分频电路的工作原理。
实验目的
1熟悉并掌握RS、D、JK触发器的构成、工作原理和功能测试方法。
2熟悉并验证触发器的逻辑功能及相互转换的方法。
3了解触发器的应用电路。
4掌握三态触发器和锁存器的功能及使用方法。
5学会用三态触发器和锁存器构成功能电路。
实验仪器
1综合实验装置
2器件
一套
74LS00
二输入端四与非门
1片
74LS86
两输入端四异或门
1片
74LS74
双D触发器
1片
74LS76
双JK触发器
1片
74LS75
四位D锁存器
1片
74LS373
三态输出八D锁存器
1片
实验原理说明
时序逻辑电路与组合逻辑电路不同之处在于,它在任一节拍的稳定输出不仅取决于该节拍的输入,而且与前一节拍的状态有关。
因此,时序逻辑电路必定包含存储环节(通常由触发器组成)。
触发器本身就是最简单的时序逻辑电路,它的次态输出Qn+1不仅取决于该时刻的输入(例如JK触发器的信号),还与它的现态Qn有关。
1触发器的逻辑功能
双稳态触发器是时序逻辑电路的基本单元电路。
它具有记忆功能,能记忆逻辑电路的状态。
双稳态触发器有两个稳定状态:
0状态和1状态。
通常以Q=0,Q=1的状态作为1状态。
无触发信号时,触发器保持其原有的稳态不变。
只有在触发信号有效时,触发器才按
照它的特性方程重新确定它的稳态(次态),称为更新。
次态可能与现态相同,也可能相反。
触发形式有:
高电平触发、低电平触发、上升沿触发和下降沿触发以及主从触发器的脉冲触发等。
(1)RS触发器(RS锁存器)
基本RS触发器由两个与非门A,B互相交叉耦合组成,R,S为输入端,Q,Q为输
出端。
输入端R又称置0端或复位(Reset)端,S又称置1端或置位(set)端,正常条件下两个输出端一个为1,另一个为0,保持相反状态,其真值表如表3-1所示。
表3-1基本RS触发器真值表
R
S
Qn+1
0
1
0
1
0
1
1
1
不变
0
0
不变
同步RS触发器由两个与非门作引导门,由它去控制基本RS触发器,R、S称为数据输入端,CP端称为时钟脉冲,作为控制信号,故又称控制脉冲。
电路状态由R、S决定,但必须在时钟脉冲CP的作用下,才能使触发器翻转,即触发器与时钟脉冲同步地工作,故称同步或钟控RS触发器。
同步RS触发器中的基本触发器,通常仍设有直接置1端SD和直接置0端RD,也称它们为异步输入端(R、S也称同步输入端),RD、SD只允许在时钟脉冲的间歇期内酌情使用,使用时钟负脉冲置1或置0,以实现清零或预置数,使之具有指定的初始状态,不用时应将它们悬空,也就是都接高电平。
同步RS触发器的真值表如表3-2所示。
表3-2 同步RS触发器真值表
R
S
Qn+1
0
1
1
1
0
0
0
0
Qn
1
1
不变
(2)D触发器
双D型正边沿维持-阻塞型触发器74LS74的功能表如表3-3所示,逻辑符号如图3-1
所示。
表中SD为异步置1端,RD为异步置0端(或称异步置位、复位端)。
CP为时钟脉
冲端。
表3-3 74LS74D触发器功能表
输入
输出
预置
SD
清除
RD
时钟
CP
D
Q
Q
0
1
×
×
1
0
1
0
×
×
0
1
0
0
×
×
1
1
1
1
↑
1
1
0
1
1
↑
0
0
1
1
1
0
×
Q0
Q0
74LS74
1RD
1
14
VCC
1D
2
13
2RD
1CP
3
12
2D
1SD
4
11
2CP
1Q
5
10
2SD
1Q
6
9
2Q
GND
7
8
2Q
1/1(D/Q)
0/0 1/1
0 1
0/0(D/Q)
(a)引脚排列图及状态图
D
清除置数
CP
DQ
Q
(b)时序图图3-1 74LS74
(3)JK触发器
主从JK触发器由两级RS触发器组成,前级为主触发器,后级为从触发器,并将后级输入反馈到前级输入,以消除不确定状态。
在两级时钟输入端之间接一个非门,其作用是使主、从触发器的时钟脉冲极性相反。
CP为时钟脉冲输入端,J、K为控制输
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 数字电路 实验 指导