通信电子系统设计综合实验.ppt
- 文档编号:18837948
- 上传时间:2024-01-04
- 格式:PPT
- 页数:73
- 大小:9.97MB
通信电子系统设计综合实验.ppt
《通信电子系统设计综合实验.ppt》由会员分享,可在线阅读,更多相关《通信电子系统设计综合实验.ppt(73页珍藏版)》请在冰点文库上搜索。
2024/1/4,通信电子系统综合实验厦门理工学院电子与电气工程系,1,通信电子系统设计综合实验,2024/1/4,通信电子系统综合实验厦门理工学院电子与电气工程系,2,通信电子系统设计综合实验,1、数字中频通信电子系统结构2、射频子系统通信系统指标3、频谱仪基础4、设计题目和任务5、基于单片机和FPGA的电子系统设计6、注意事项,2024/1/4,通信电子系统综合实验厦门理工学院电子与电气工程系,3,1、数字中频通信电子系统结构,软件无线技术具有开放性、标准化、模块化的通用硬件平台,将各种功能,如工作频段、调制解调类型、数据格式、加密模式、通信协议等用软件来完成,并使A/D和D/A转换器尽可能靠近天线,具备高度灵活性、开放性的新一代无线通信系统。
2024/1/4,通信电子系统综合实验厦门理工学院电子与电气工程系,4,1、数字中频通信电子系统结构,软件无线体系结构,2024/1/4,通信电子系统综合实验厦门理工学院电子与电气工程系,5,1、数字中频通信电子系统结构,软件无线体系结构数字中频通信机,2024/1/4,通信电子系统综合实验厦门理工学院电子与电气工程系,6,1、数字中频通信电子系统结构,数字通信系统框图,2024/1/4,通信电子系统综合实验厦门理工学院电子与电气工程系,7,1、数字中频通信电子系统结构,发射机数字中频部分,2024/1/4,通信电子系统综合实验厦门理工学院电子与电气工程系,8,1、数字中频通信电子系统结构,接收机数字中频部分,2024/1/4,通信电子系统综合实验厦门理工学院电子与电气工程系,9,1、数字中频通信电子系统结构,数字中频仿真波形,原始数据,成型滤波后,匹配滤波后,位同步脉冲,判决恢复数据,2024/1/4,通信电子系统综合实验厦门理工学院电子与电气工程系,10,1、数字中频通信电子系统结构,延迟相乘法差分解调,2024/1/4,通信电子系统综合实验厦门理工学院电子与电气工程系,11,2、通信系统主要指标与射频子系统,常用单位dB,dBC射频信号的相对功率常用dB和dBc两种形式表示,其区别在于:
dB是任意两个功率的比值的对数表示形式,而dBc是某一频点输出功率和载频输出功率比值的对数表示形式。
dBm,dBW射频信号的绝对功率常用dBm、dBW表示,它与mW、W的换算关系如下:
例如信号功率为,,2024/1/4,通信电子系统综合实验厦门理工学院电子与电气工程系,12,2、通信系统主要指标与射频子系统,三阶交调由于射频攻放的非线性,输入频率间隔较小的双音时,输出会产生出其它频率分量,其中的距离较近,称为三阶交调分量。
2024/1/4,通信电子系统综合实验厦门理工学院电子与电气工程系,13,无杂散动态范围(Spur-FreeDynamicRange)无杂散动态范围是指失真产物(例如3阶互调)等于噪声功率时,基波功率与噪声功率之差。
2、通信系统主要指标与射频子系统,2024/1/4,通信电子系统综合实验厦门理工学院电子与电气工程系,14,邻道抑制比(ACLR)邻道泄漏指标是用来衡量发射机的带外辐射特性。
其定义为邻道功率与主信道功率之比,通常用dBc表示。
发射机的领道泄漏必然回对其他小区造成干扰,为了减小这种干扰,领道泄漏必须尽可能的小,例如WCDMA标准要求,第一邻道(偏离载频5MHz)的ACLR45dBC;第二邻道(偏离载频10MHz)的ACLR50dBC。
2、通信系统主要指标与射频子系统,2024/1/4,通信电子系统综合实验厦门理工学院电子与电气工程系,15,EVM(ErrorVectorMagnitude)EVM(ErrorVectorMagnitude)是指测量波形与理想调制波形之间的矢量差。
调制信号可以表示为一个同相(I)分量与一个正交(Q)分量的矢量和,映射到星座图上如下图1所示。
在星座图上EVM直接表现为星座点的发散程度,,2、通信系统主要指标与射频子系统,2024/1/4,通信电子系统综合实验厦门理工学院电子与电气工程系,16,框图,2、通信系统主要指标与射频子系统,2024/1/4,通信电子系统综合实验厦门理工学院电子与电气工程系,17,软件无线电实验箱射频模块,2、通信系统主要指标与射频子系统,2024/1/4,通信电子系统综合实验厦门理工学院电子与电气工程系,18,宽带射频收发器MAX2837是一个高度集成的微波集成电路(MMIC)。
其基本功能是接收射频信号,进行直接下变频处理,输出零中频基带信号。
发射时,接收零基带信号并且上变频至射频发射。
MAX2837采用直接变频、零IF结构,用于2.3GHz至2.7GHz无线宽带系统。
2、通信系统主要指标与射频子系统,2024/1/4,通信电子系统综合实验厦门理工学院电子与电气工程系,19,MAX2837框图,2、通信系统主要指标与射频子系统,2024/1/4,通信电子系统综合实验厦门理工学院电子与电气工程系,20,MAX2837配置界面,2、通信系统主要指标与射频子系统,2024/1/4,通信电子系统综合实验厦门理工学院电子与电气工程系,21,射频连接器,BNC(BayonetNavyConnector)连接器,SMA(SmallA)连接器,N(Navy)型连接器,2、通信系统主要指标与射频子系统,2024/1/4,通信电子系统综合实验厦门理工学院电子与电气工程系,22,射频电缆,2、通信系统主要指标与射频子系统,2024/1/4,通信电子系统综合实验厦门理工学院电子与电气工程系,23,平衡/不平衡转换器巴伦(Balun)在RF天线等系统中,一般只使用一根屏蔽线传输信号,称为不平衡电路。
而在半导体电路中,差分放大器是抑制共模干扰常用的放大器电路形式,称为平衡电路。
在射频系统的的末级经常需要平衡不平衡转换器相互转换的器件,通常使用射频变压器或微带电路来实现,称为平衡不平衡转换器,或简称巴伦(Balun)。
2、通信系统主要指标与射频子系统,2024/1/4,通信电子系统综合实验厦门理工学院电子与电气工程系,24,村田制作所的LDB182G5010G-120,Nokia5300发射Balun,2、通信系统主要指标与射频子系统,2024/1/4,通信电子系统综合实验厦门理工学院电子与电气工程系,25,射频功放RF5602是MicroDevices,Inc.(RFMD)公司生成的高功率、高效率和高线性2GHz射频功率放大器,专为WiFi和WiMAX用户端设备(CPE)和接入点(AP)等中等功率应用而设计。
RF5602利用RFMD的PA领先地位和设计专长,可提供高输出功率,同时满足客户对线性和低电流消耗的要求,从而使客户可轻松解决传统电源、传输效率和热性能问题。
RF5602采用RFMD先进的磷化镓铟(InGaP)异质结双极晶体管(HBT)半导体加工技术制造,并已经优化,可用作802.16e/d和802.11b/g/n应用中的最终RF放大器。
2、通信系统主要指标与射频子系统,2024/1/4,通信电子系统综合实验厦门理工学院电子与电气工程系,26,RF5602,2、通信系统主要指标与射频子系统,2024/1/4,通信电子系统综合实验厦门理工学院电子与电气工程系,27,天线双工器/射频开关在单工系统中,射频电路交替工作于发射与接收状态,天线是收发共用的。
这时,收发的切换要通过射频开关来完成,成为射频双工器。
射频开关一般采用晶体管器件实现。
分为有源和无源两种,PIN二极管是一种常用的无源射频开关。
PIN二极管是一种三明治结构,在P型和N型半导体中夹杂了一层低掺杂本征层(I层)。
对于射频信号,PIN二极管正向偏置时表现为一个受所加电流控制的可变电阻,而反向偏置时成为一个具有高插入损耗和高衰减的电容器。
2、通信系统主要指标与射频子系统,2024/1/4,通信电子系统综合实验厦门理工学院电子与电气工程系,28,PIN二极管组成的天线双工器,2、通信系统主要指标与射频子系统,2024/1/4,通信电子系统综合实验厦门理工学院电子与电气工程系,29,HWS466是一个GaAsSPTD射频开关,可以工作于DC-6GHz,使用简单的数字逻辑就可以进行切换,使用非常方便。
2、通信系统主要指标与射频子系统,2024/1/4,通信电子系统综合实验厦门理工学院电子与电气工程系,30,3、频谱仪基础,时域波形图,2024/1/4,通信电子系统综合实验厦门理工学院电子与电气工程系,31,3、频谱仪基础,时域和频域信号的二维表示,2024/1/4,通信电子系统综合实验厦门理工学院电子与电气工程系,32,3、频谱仪基础,频谱仪原理,2024/1/4,通信电子系统综合实验厦门理工学院电子与电气工程系,33,3、频谱仪基础,多次混频结构频谱仪,2024/1/4,通信电子系统综合实验厦门理工学院电子与电气工程系,34,3、频谱仪基础,典型频谱测试图,2024/1/4,通信电子系统综合实验厦门理工学院电子与电气工程系,35,3、频谱仪基础,典型频谱仪测量项目,2024/1/4,通信电子系统综合实验厦门理工学院电子与电气工程系,36,4、设计题目和任务,数字式测试信号发生器,2024/1/4,通信电子系统综合实验厦门理工学院电子与电气工程系,37,5.4FPGA在信号处理中的应用,单音调幅信号产生设调制信号为:
载波为:
则调幅信号为:
其中,调制度定义为:
2024/1/4,通信电子系统综合实验厦门理工学院电子与电气工程系,38,5.4FPGA在信号处理中的应用,具体实现调幅信号的方法使用两个DDS信号发生器,分别为调制信号和载波信号。
幅度可变的调制信号加上其自身的振幅偏置再乘以载波信号即为调幅信号的雏形。
再除以调制信号的振幅即为调幅信号:
2024/1/4,通信电子系统综合实验厦门理工学院电子与电气工程系,39,5.4FPGA在信号处理中的应用,实例单音调频信号发生器设调制信号为:
载波为:
则调频信号为:
其中,调频指数定义为:
2024/1/4,通信电子系统综合实验厦门理工学院电子与电气工程系,40,5.4FPGA在信号处理中的应用,单音调频信号发生器的实现方法使用两个DDS信号发生器,作为载波和调制信号调制信号DDS的输出加到载波信号DDS的频率控制字输入端,则可实现调频功能,2024/1/4,通信电子系统综合实验厦门理工学院电子与电气工程系,41,4、设计题目和任务,基于软件无线电的DBPSK通信系统,2024/1/4,通信电子系统综合实验厦门理工学院电子与电气工程系,42,4、设计题目和任务,等精度测频系统框图,2024/1/4,通信电子系统综合实验厦门理工学院电子与电气工程系,43,4、设计题目和任务,一般测频原理直接测频法是产生一个标准宽度(例如1s)的时基信号,然后在这个信号时间范围内打开闸门对被测频率信号进行计数测周法是用被测信号作为闸门信号、对标准脉冲信号进行计数,显然这种方法适合测量低频信号的频率。
2024/1/4,通信电子系统综合实验厦门理工学院电子与电气工程系,44,4、设计题目和任务,等精度测频原理,2024/1/4,通信电子系统综合实验厦门理工学院电子与电气工程系,45,4、设计题目和任务,周期法测频误差分析在被测信号的一个周期内,对被测信号脉冲进行计数,计数结果为,误差。
容易求得信号频率为:
两边求微分得:
固定,则误差与成反比,当被测信号的频率接近标准频率信号时,测量误差会增大。
2024/1/4,通信电子系统综合实验厦门理工学院电子与电气工程系,46,4、设计题目和任务,直接法测频误差分析在标准时间内,对被测信号脉冲进行计数,计数结果为,误差。
容易求得被测频率为:
两边求微分得:
固定,则误差与成反比,当被测信号周期较长时,测量误差会增大。
2024/1/4,通信电子系统综合实验厦门理工学院电子与电气工程系,47,4、设计题目和任务,等精度测频误差分析设在一次实际的闸门时间以内记得被测信号和标准信号的计数值分别为和,标准信号的频率为,则被测信号的频率为:
若被测信号的实际频率为,则测量误差为:
2024/1/4,通信电子系统综合实验厦门理工学院电子与电气工程系,48,4、设计题目和任务,等精度测频误差分析由于实际闸门完全同步于被测脉冲,因此(其中为被测信号的周期)。
而对的计数则最多相差1。
所以被测信号真实的频率可以表示为:
由以上各式可以得到:
误差与被测频率无关,因而称为等精度测频。
2024/1/4,通信电子系统综合实验厦门理工学院电子与电气工程系,49,4、设计题目和任务,等精度测频参考框图,2024/1/4,通信电子系统综合实验厦门理工学院电子与电气工程系,50,4、设计题目和任务,等精度测频设计步骤仔细阅读指导书,理解测试原理。
熟悉硬件结构MCU和FPGA的硬件连接。
FPGA部分的详细设计、给出框图。
设计单片机程序流程图。
编写单片机程序代码,VHDL代码。
单片机与FPGA接口设计与测试FPGA部分仿真。
2024/1/4,通信电子系统综合实验厦门理工学院电子与电气工程系,51,4、设计题目和任务,系统统调。
完整设计。
扩展设计。
整理设计结果。
报告撰写。
2024/1/4,通信电子系统综合实验厦门理工学院电子与电气工程系,52,4、设计题目和任务,多功能函数信号发生器,2024/1/4,通信电子系统综合实验厦门理工学院电子与电气工程系,53,4、设计题目和任务,语音存储和回放系统,2024/1/4,通信电子系统综合实验厦门理工学院电子与电气工程系,54,5、基于单片机与FPGA的电子系统,MCU的优点容易实现人机接口设计(键盘、LED、LCD)判断、控制功能的实现较为方便有各种协议的外围接口能实现简单的浮点运算价格低廉,2024/1/4,通信电子系统综合实验厦门理工学院电子与电气工程系,55,5、基于单片机与FPGA的电子系统,MCU的缺点速度比较慢。
I/O口有限。
定点数字信号处理功能有限。
2024/1/4,通信电子系统综合实验厦门理工学院电子与电气工程系,56,5、基于单片机与FPGA的电子系统,FPGA的优点速度快I/O口丰富具有并行处理能力定点数字信号处理功能,2024/1/4,通信电子系统综合实验厦门理工学院电子与电气工程系,57,5、基于单片机与FPGA的电子系统,FPGA的缺点I/O口电压较低,注意保护。
简单浮点运算以及数值计算的成本较高。
人机界面不易实现。
实现协议和接口比较困难、成本较高。
2024/1/4,通信电子系统综合实验厦门理工学院电子与电气工程系,58,5、基于单片机与FPGA的电子系统,MUC-FPGA电子系统的主要思路充分发挥两者各自的优点,实现互补。
以MCU实现功能,以FPGA提高性能。
2024/1/4,通信电子系统综合实验厦门理工学院电子与电气工程系,59,5、基于单片机与FPGA的电子系统,MCU与FPGA的功能划分MCU:
人机接口界面,系统功能选择,低速计数,简单浮点计算,慢速A/D、D/A控制,外围串行接口。
FPGA:
高速计数,高速A/D、D/A控制,数据缓存,控制状态机实现,I/O扩展,信号拼接裁剪处理,数字信号处理等。
2024/1/4,通信电子系统综合实验厦门理工学院电子与电气工程系,60,5、基于单片机与FPGA的电子系统,MCU和FPGA间接口的低层次方法直接使用MCU的I/O口作为控制信号线,控制FPGA的动作。
通过FPGA内部的数据选择器选择一路数据供MCU读取。
优点是设计比较简便,适合系统功能简单,要求不高的设计。
缺点是占用较多的MCUI/O口,功能扩展比较困难,不易实现功能升级。
2024/1/4,通信电子系统综合实验厦门理工学院电子与电气工程系,61,5、基于单片机与FPGA的电子系统,MCU和FPGA间接口的低层次方法示意图,2024/1/4,通信电子系统综合实验厦门理工学院电子与电气工程系,62,5、基于单片机与FPGA的电子系统,MCU和FPGA间的中层次接口充分利用FPGA内部丰富的寄存器资源,在FPGA内部开辟若干控制寄存器,使用MCU的数据总线提供或接收数据,使用MCU的IO口作为时钟线,将数据写入控制寄存器,控制FPGA动作。
由于FPGA内部可以设置大量的控制寄存器,这种方法可以提供复杂的控制功能,并且系统的功能扩展和升级较方便。
2024/1/4,通信电子系统综合实验厦门理工学院电子与电气工程系,63,5、基于单片机与FPGA的电子系统,但是MCU接收数据时的多址方式仍然要使用数据选择器,或者由FPGA提供读时钟。
所以比较适合MCU向FPGA单向传递数据的场合。
这种方式的设计难度中等。
2024/1/4,通信电子系统综合实验厦门理工学院电子与电气工程系,64,5、基于单片机与FPGA的电子系统,MCU和FPGA间接口的中层次方法示意图,2024/1/4,通信电子系统综合实验厦门理工学院电子与电气工程系,65,5、基于单片机与FPGA的电子系统,MCU和FPGA间的高层次接口充分利用FPGA内部丰富的寄存器资源,在FPGA内部开辟若干控制寄存器,给这些寄存器分配地址、挂接到MCU的总线上,由RD、WE分别提供读写定时。
这种方法适合除了FPGA以外,MCU还需要和大量的其它外设接口,而且在MCU和FPGA间存在复杂的双向数据交互的情况。
2024/1/4,通信电子系统综合实验厦门理工学院电子与电气工程系,66,5、基于单片机与FPGA的电子系统,MCU和FPGA间可能仍然存在个别的单线连接,用于中断或者查询。
这也是MCU控制其外围电路所使用的方法,采用这种方法以后,整个MCU-FPGA犹如一个虚拟的SOC。
功能大为增强。
但是这种方式的设计难度较大,周期较长。
2024/1/4,通信电子系统综合实验厦门理工学院电子与电气工程系,67,5、基于单片机与FPGA的电子系统,MCU和FPGA间接口的高层次方法示意图,2024/1/4,通信电子系统综合实验厦门理工学院电子与电气工程系,68,5、基于单片机与FPGA的电子系统,MCU和FPGA间接口的串行方法示意图,2024/1/4,通信电子系统综合实验厦门理工学院电子与电气工程系,69,5、基于单片机与FPGA的电子系统,MCU和FPGA间数据交换的存储器FIFO的特点:
可以使用双时钟,由MCU和FPGA分别提供读写时钟或反之。
顺序读写型器件,只占用MCU的一个地址。
提供Full或者EMPTY信号供MCU查询或中断。
适合读写交替频繁,大数据量的传输运用,例如数据采集,音频,视频数据流交互。
2024/1/4,通信电子系统综合实验厦门理工学院电子与电气工程系,70,5、基于单片机与FPGA的电子系统,MCU和FPGA间数据交换的存储器FIFO,2024/1/4,通信电子系统综合实验厦门理工学院电子与电气工程系,71,5、基于单片机与FPGA的电子系统,MCU和FPGA间数据交换的存储器DPRAM的特点:
随机读写型器件,要占用MCU的一段地址。
可以使用双时钟,由MCU和FPGA分别提供读写时钟或反之。
需要MCU对写入的数据进行计数。
或者在FPGA内部设计特殊的逻辑来对数据进行计数。
适合只有读或写频繁,或者需要随机读写的情况,例如作为DDS的存储器。
2024/1/4,通信电子系统综合实验厦门理工学院电子与电气工程系,72,5、基于单片机与FPGA的电子系统,MCU和FPGA间数据交换的存储器DPRAM,2024/1/4,通信电子系统综合实验厦门理工学院电子与电气工程系,73,6、注意事项,评分标准设计时间2周每组2人,注意分工注意纪律,每天至少考勤2次参加竞赛的同学可以离开完成自己的项目设计报告于第21周周五之前交齐,
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 通信 电子 系统 设计 综合 实验