EDA技术及应用第3章.ppt
- 文档编号:18734402
- 上传时间:2023-10-23
- 格式:PPT
- 页数:180
- 大小:2.53MB
EDA技术及应用第3章.ppt
《EDA技术及应用第3章.ppt》由会员分享,可在线阅读,更多相关《EDA技术及应用第3章.ppt(180页珍藏版)》请在冰点文库上搜索。
第3章软件平台,3.1概述3.2Quartus5.0软件安装3.3文本输入设计方法3.4原理图输入设计方法3.5混合输入设计方法3.6调用宏功能模块设计方法,3.1概述Quartus是Altera公司的最新一代集成开发软件,使用Quartus可完成从设计输入、综合适配、仿真到下载编程的整个设计过程,也可以直接调用SynplifyPro、LenardoSpectrum以及ModelSim等第三方EDA工具来完成设计任务的综合和仿真,此外,Quartus与MATLAB和DSPBuilder结合可以进行基于FPGA的DSP系统开发,方便而且快捷,Quartus还可以与SoPCBuilder结合,实现SoPC系统的开发。
Quartus提供了方便的实体设计、快速编译处理以及编程功能,是目前FPGA/CPLD开发工具中较为理想的综合、仿真软件,具有很多优良的特性。
3.2Quartus5.0软件安装3.2.1系统配置要求CPU为Pentium400MHz以上型号,512MB以上系统内存。
硬盘空间大于800MB的安装所需的最小硬盘空间。
操作系统为MicrosoftWindowsNT4.0(ServicePack4以上)、Windows2000或WindowsXP。
采用与MicrosoftWindows兼容的SVGA显示器。
具有CD-ROM驱动器。
至少有下面的接口之一:
用于ByteBlaster或ByteBlasterMV下载电缆的并行接口(LPT接口);用于MasterBlaster通信电缆的串行接口;用于USB-Blaster下载电缆、MasterBlaster通信电缆以及APU(AlteraProgrammingUnit)的USB接口(仅用于Windows2000和WindowsXP)。
3.2.2Quartus5.0软件的安装在满足系统配置的计算机上,可以按照下面的步骤安装Quartus5.0软件:
(1)将Quartus5.0光盘插入计算机的光驱中,运行安装程序setup.exe,出现如图3-1所示界面。
图3-1Quartus5.0安装界面,
(2)单击InstallQuartusandRelatedSoftware按钮,进入安装Quartus5.0软件的安装向导界面,如图3-2所示。
在这个安装向导界面中,可以选择安装ModelSim-Altera软件、MegaCoreIPLibrary软件或者NiosEmbededProcesser,EvaluationEdition软件。
(3)图3-3所示为Quartus5.0安装类型选择界面,可以选择完全安装模式(Complete)或用户自定义安装模式(Custom)。
图3-2Quartus5.0安装向导界面,图3-3Quartus5.0安装类型选择界面,3.2.3Quartus5.0软件的授权1.授权文件的安装
(1)不论是Node-lockedLicense还是NetworkLicense,Quartus5.0软件都需要一个有效的、未过期的授权文件(license.dat)。
授权文件包括对Altera综合和仿真工具的授权,也包括MAX+PLUS软件。
(2)如果使用的是NetworkLicense,需要对授权文件进行简单的改动,并且需要安装和配置FLEXlm授权管理器(FLEXlmLicenseManagerServer)。
(3)如果使用的是Node-lockedLicense授权,需要安装软件狗(SentinelSoftwareGuard)。
(4)启动Quartus5.0软件。
(5)指定授权文件的位置。
2.申请授权文件首次运行Quartus5.0软件,如果软件不能检测到一个有效的授权文件,则将给出三种选择:
执行30天的评估模式,从Altera公司网站自动提取授权以及指定一个有效授权文件的正确位置。
如果用户已经有了Altera公司提供的AlteraID、序列码、网络接口卡号等相关信息,则可以通过网站中的licensing部分得到一个ASCII授权文件license.dat。
3.在Quartus5.0软件中指定授权文件上面的操作完成之后,可以通过下面的方法指定授权文件位置。
操作步骤如下:
(1)启动Quartus5.0软件。
(2)在提示界面中选择Specifyvalidlicensefile项,在弹出的Options对话框中选择LicenseSetup页面,如图3-4所示。
图3-4Options对话框的LicenseSetup页面,(3)在Licensefile文本框中指定license.dat文件所在目录,也可以用形式代替指定的授权文件目录,其中表示授权文件所在PC服务器的主机名,表示在license.dat中指定的端口号。
(4)单击OK按钮退出。
授权文件中所授权的所有AMPP和MegaCore功能都在LicenseSetup页面上的LicensedAMPP/MegaCorefunctions中列出。
3.3文本输入设计方法3.3.1创建工程1.打开当前工程启动“NewProjectWizard”,弹出如图3-5所示的对话框。
点击该对话框最上一栏右侧的按钮“”,找到文件夹d:
VHDLcount,作为当前工作目录。
第二栏的cnt4是当前工程的名称;第三栏将顶层文件实体名也设置为cnt4。
图3-5使用“NewProjectWizard”创建工程,2.将设计文件加入到工程中点击图3-5中的“Next”按钮,弹出AddFiles对话框,如图3-6所示。
点击“AddAll”按钮将有关设计文件加入到当前工程中。
如果在建立工程文件之前没有建立源文件,则直接点击“Next”按钮进入下一步操作。
图3-6添加设计文件对话框,3.选择目标器件继续点击“Next”按钮,出现如图3-7所示的选择目标器件的窗口,指定目标器件的步骤如下:
(1)在Family下拉列表框中选择目标器件系列,如FLEX10K。
(2)在Availabledevices下拉列表中指定一个目标,或选择AutodeviceselectedbytheFitterfromtheAvailabledevicelist,由编译器自动选择目标器件。
(3)在Filters选项中设置目标器件的选择条件,这样可以缩小器件的选择范围,选项包括封装形式、引脚数目及器件速度等级。
图3-7器件选择对话框,4.选择综合器和仿真器继续点击“Next”按钮,则弹出如图3-8所示的选择仿真器和综合器的对话框,如果不作任何选择,则表示选择Quartus5.0自带的综合器和仿真器。
也可以选择其他第三方综合器和仿真器等专业的EDA工具。
图3-8EDA工具设置对话框,5.结束设置点击“Next”按钮,出现如图3-9所示的当前工程设置信息显示窗口,对前面所做的设置情况作了汇总。
点击图中的“Finish”按钮,即完成了当前工程的创建。
图3-9工程设置信息显示,3.3.2设计输入1.新建文本文件
(1)在Quartus5.0管理器界面中选择菜单“File”“New”,或单击新建文件图标,出现New对话框,如图3-10所示。
在对话框中选择“VHDLFile”,点击“OK”按钮,打开文本编辑器。
图3-10新建文本文件对话框,
(2)选择菜单“File”“Save”或单击保存文件图标,保存文件,选中对话框下端的可选项“Addfiletocurrentproject”,如图3-11所示,文件在保存的同时被添加到项目count中,作为顶层实体文件。
图3-11保存文本文件cnt4.vhd,2.编辑文本文件【例3.1】4位模16加法计数器。
LIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;USEIEEE.STD_UNSIGNED.ALL;ENTITYcnt4ISPORT(clk,clr:
INSTD_LOGIC;q:
BUFFERSTD_LOGIC_VECTOR(3DOWNTO0);,ENDENTITY;ARCHITECTURErtlOFcnt4ISBEGINPROCESS(clr,clk)BEGINIFclr=1THENq=0000;,ELSIFclkEVENTANDclk=1THENq=q+1;ENDIF;ENDPROCESS;ENDARCHITECTURE;输入完成后,对源文件进行保存即可。
3.3.3项目编译1.编译前的设置首先可选择或更换目标器件,在前面利用“NewProjectWizard”建立工程时已经选定了目标器件,如果前面没有选定或想更换器件,则可选择“Assignments”“Settings”项,在弹出的对话框中选择“CompilerSettings”项下的“Device”来选择器件。
选好器件后,再点击“Device&PinOptions”按钮,出现“Device&PinOptions”选择窗,从中选择“Configuration”页面,选择器件的配置方式。
还可以选择配置文件格式,如图3-12所示。
可用于器件编程的文件格式有:
.ttf、.rbf、.jam、.jbc和.hexout等,设计者可根据需要选择其中的一种或几种文件格式,这样编译器在编译后会自动生成该格式的配置文件供用户使用。
图3-12选择配置文件格式,在图3-12中点击“UnusedPins”标签,可设置目标器件闲置引脚的状态,可将闲置引脚设置为高阻输入状态或低电平输出状态,也可以不作任何设置。
还可以选择编译模式,选择“Assignments”“Settings”项,在弹出的对话框中点击“CompilationProcess”项,出现模式过程设置窗口,如图3-13所示。
选择“UseSmartcomplication”和“Preservefewernodenamestosavediskspace”选项,这样可使每次的重复编译运行得更快。
图3-13选择编译模式,2.编译Quartus编译器是由几个处理模块构成的,分别对设计文件进行分析检错、综合、适配等,并产生多种输出文件,如定时分析文件、器件编程文件和各种报告文件等。
选择“Processing”“StartCompilation”,或者点击按钮,即启动了完全编译,这里的完全编译包括分析和综合、适配、装配、定时分析、网表文件提取等过程。
如果只想进行其中某一项或某几项编译,可选择菜单“Tool”“CompilerTool”,或者点击按钮,即出现编译工具选择窗口,如图3-14所示。
其中共包括5个编译工具,分别为分析和综合器(Analysis&Synthesis)、适配器(Fitter)、装配器(Assembler)、定时分析器(TimingAnalyzer)和网表提取器(EDANetlistWriter)。
点击每个工具前的小图标可单独启动每个编译器,如果点击“Start”按钮,则完成整个编译过程。
图3-14编译工具选择窗口,3.查看编译结果编译完成后,会将有关的编译信息显示在窗口中,可查看其内容。
还可以查看综合后的电路原理图,选择“Tool”“RTLViewer”菜单,即可观察经过综合生成的RTL(寄存器传输级)方式的电路原理图,本例生成的模16加法计数器原理图如图3-15所示。
图3-15cnt4.vhd综合后的RTL级原理图,为了得到设计综合后的门级电路图,选择菜单“Tool”“TechnologyMapViewer”,可查看综合后的门级电路原理图。
注意,对于不同的目标器件,尽管逻辑功能一样,但其门级电路结构是不一样的,本例的门级原理图如图3-16所示。
图3-16cnt4.vhd综合后的门级原理图,3.3.4仿真验证1.打开波形编辑器选择菜单“File”“New”,在“New”窗口中选择“OtherFiles”页面中的“VectorWaveformFile”选项,点击“OK”按钮,即出现波形编辑窗口。
2.输入信号节点选择菜单“View”“UtilityWindows”“NodeFinder”,出现如图3-17所示的对话框,在“Filter”框中选择“Pins:
all”,再点击“List”按钮,即在下面的“NodesFound”框中出现本设计项目中的所有端口引脚列表,从端口列表中选择所需要的,并逐个拖到波形编辑器窗口中。
图3-17输入信号节点,3.编辑输入信号波形点击波形编辑窗口中的全屏显示按钮,使窗口全屏显示,使用波形编辑窗口中的各种波形赋值快捷键,编辑各输入信号的激励波形,如图3-18所示。
另外,还需要设置仿真时间区域,以使仿真时间设置在一个合理的区域上,选择菜单“Edit”“EndTime”,在弹出的“Time”窗口中键入10,单位选择“s”,即仿真时长为10s。
图3-18编辑输入信号波形,图3-18中,q信号为总线型数据(信号左边有符号“+”),如果点击信号“q”左边的“+”,则将展开该总线中的所有信号,如果双击“+”左边的信号标记,则弹出信号数据格式设置对话框,如图3-19所示。
在该对话框中有5种数据格式可供选择:
Binary(二进制)、Hexadecimal(十六进制)、Octal(八进制)、SignedDecimal(有符号十进制)、UnsignedDecimal(无符号十进制)。
图3-19设置信号数据格式,4.仿真参数设置选择“Assignment”“Settings”项,在弹出的对话框中选“SimulatorSettings”项下的“Mode”,以选择仿真模式。
仿真模式有功能仿真(Functional)和时序仿真(Timing)两种,这里选择功能仿真(Functional)。
5.观察仿真结果选择菜单“Processing”“StartSimulation”,或者点击按钮,即启动仿真器工作。
仿真完成后,可通过查看输出波形检验所设计电路的功能是否正确。
如不正确,可修改设计,重新执行以上的过程,直到完全满足自己的设计要求为止。
4位模16加法计数器的功能仿真波形如图3-20所示。
图3-20模16加法计数器的功能仿真波形,3.3.5引脚分配
(1)依次选择菜单“Assignments”“AssignmentEditor”命令,在分配编辑器的“Category”列表中选择“Locationspin”,或直接选择“Assignments”“Pins”菜单命令,出现如图3-21所示的引脚分配界面。
图3-21AssignmentEditor引脚分配界面,
(2)在AssignmentEditor的引脚分配界面中,双击“To”单元,将弹出包含所有引脚的下拉列表框,从中选择一个引脚名,如图3-21所示。
(3)双击“Location”单元,从下拉列表框中可以指定目标器件引脚号,如图3-22所示。
图3-22指定目标器件引脚号,(4)完成所有设计中引脚的指定,关闭“AssignmentEditor”界面,当提示保存分配时,选择“是”保存分配。
(5)如图3-23所示为引脚锁定的器件平面视图。
图3-23器件平面视图,3.3.6器件编程1.打开下载窗口从Tools中选择Programmer项,或用快捷键打开编程窗口,如图3-24所示。
在Mode栏中有四种模式可供选择:
JTAG、PassiveSerial、ActiveSerialProgramming和In-SocketProgramming。
为了直接对FPGA进行配置,在编程窗口的编程模式中选择JTAG(默认),并选中打勾文件右侧的第一小方框。
图3-24器件编程窗口,2.设置编程器单击“HardwareSetup”按钮可设置下载接口方式,出现如图3-25所示的“HardwareSetup”对话框,对下载电缆进行选择。
在“HardwareSettings”标签页中,单击按钮AddHardware,弹出“AddHardware”窗口;在该窗口中选择硬件类型(Hardwaretype)为“ByteBlasterMVorByteBlaster”,端口(Port)选择“LPT1”,然后关闭对话框即可(这时应该在图3-26所示的编程器左上方显示出编程方式:
ByteBlasterMVLPT1)。
图3-25硬件设置窗口,3.添加配置文件在编辑窗口中点击“AddFiles”按钮,对编程文件.sof(配置文件.pof)进行添加。
4.开始编程使用ByteBlasterMV下载电缆编程,将ByteBlasterMV的DB25接口连接到PC机的并行端口。
设置完后,点击“Start”按钮开始编程,如图3-26所示。
图3-26编程窗口,3.4原理图输入设计方法3.4.1创建工程
(1)启动“NewProjectWizard”。
选择菜单“File”“NewProjectWizard”,弹出如图3-27所示的对话框。
点击该框最上一栏右侧的按钮“”,找到文件夹D:
VHDLhalf_adder,作为当前的工作目录。
第二栏的half_adder是当前工程的名字,一般将顶层文件的名字作为工程名;第三栏是顶层文件的实体名,一般与工程名相同。
图3-27使用NewProjectWizard创建工程,
(2)将设计文件加入工程。
点击图3-27中的Next按钮,弹出“AddFiles”对话框,如图3-28所示,点击“AddAll”,将所有相关文件都加入到当前工程中。
如果在建立工程文件之前没有建立源文件,则直接点击“Next”按钮进入下一步操作。
图3-28将设计文件加入到当前工程中,(3)选择目标器件。
点击图3-28中的“Next”按钮,出现选择目标器件的窗口,如图3-29所示,在此选择“FLEX10K”器件系列,在“Targetdevice”栏下选“SpecificdeviceselectedinAvailabledeviceslist”,表示要选择一个确定的目标器件,然后在下面的列表中选择器件“EPF10K10LC84-4”。
图3-29选择目标器件,(4)选择综合器和仿真器。
点击图3-29中的“Next”按钮,弹出选择仿真器和综合器的对话框“EDAToolSettings”,如图3-30所示。
如果选择默认的“None”,则表示选择Quartus自带的综合器和仿真器,也可以选择其他第三方综合器和仿真器等专业EDA工具。
图3-30选择仿真器和综合器,(5)结束设置。
点击“Next”按钮,出现工程设置信息显示窗口,如图3-31所示,此页面对前面所做的设置情况做了汇总,点击“Finish”按钮,即完成了当前工程的创建。
在工程管理窗口中,出现当前工程的层次结构显示。
图3-31工程设置信息显示,3.4.2设计输入1.建立源文件选择菜单“File”“New”,在弹出的“New”对话框中的“DeviceDesignFiles”页面中选择源文件类型,这里选择“BlockDiagram/SchematicFile”类型,如图3-32所示,即可出现如图3-33所示的原理图文件的编辑界面。
点击保存按钮,将源文件保存为half_adder.bdf即可。
图3-32选择设计文件类型对话框,图3-33原理图编辑界面,2.输入图元
(1)选择工具按钮有效时,在图形编辑器窗口空白处单击鼠标左键以确定输入位置。
(2)然后单击鼠标右键,选择“Insert”“Symbol”,或者在输入位置双击鼠标左键,出现如图3-34所示的“Symbol”对话框。
图3-34输入元件对话框,(3)在符号库“Libraries”框中点击“+”按钮,扩展d:
/altera/quartus50/libraries/文件夹,同样扩展“primitives/logic”文件夹。
在logic文件夹中选择二输入与门图元(and2),也可以直接在图元名称对话框中输入and2,在Symbol对话框中就出现and2图元的预览图。
点击“OK”按钮以后,在所希望的地方点击左键,即可插入and2图元。
重复上述三步,就可连续选取异或门(xor)、输入引脚(input)、输出引脚(output)等图元,如图3-35所示。
图3-35在原理图中调入元器件,3.连接图元及模块当鼠标位于一个符号的引脚上或模块的边沿时,“智能”连接工具自动变成十字形的画线指针。
然后可以按住鼠标左键拖动鼠标,绘出一条线,松开鼠标按键即可完成一次操作。
将鼠标箭头放在连线的一端,鼠标光标也会变成“+”字形,此时可以接着画线。
细线表示单根线,粗线表示总线,总线的宽度可从元件符号的标识上看出。
按照上述方法将这些元件进行连接,构成半加器,最后的半加器原理电路如图3-36所示。
图3-36半加器原理电路,3.4.3项目编译1.编译前的设置如果前面没有选定或要修改的话,可选择“Assignments”“Settings”项,在弹出的对话框左边栏中选“Device”项来设定器件,设定好器件后,再点击“Device&PinOptions”选择窗,从中选择“Configuration”页面,选择器件的配置方式,这里选择PassiveSerial(被动串行)方式,即由PC或EPC配置器件来对目标器件进行配置,以上配置如图3-37所示。
在图3-37中点击“ProgrammingFiles”标签,出现如图3-38所示的选择配置文件格式的页面,可用于器件配置编程的文件格式有:
.ttf、.rbf、.jam、.jbc和.hexout等,设计者可根据需要选择其中一种或几种文件格式,这样编译器在编译后会自动生成该格式的配置文件供用户使用。
图3-37选择配置方式和配置器件,在图3-38中点击打开“UnusedPins”页面,可将目标器件闲置引脚设置为高阻输入状态,或低电平输出状态,或输出不定状态,也可以不做任何选择。
图3-38选择配置文件格式,还可以选择编译模式,选择菜单“Assignments”“Settings”,在出现的如图3-39所示的“Settings”窗口中,点击“CompilationProcessSettings”项,出现模式过程设置窗口,在图中选择“UseSmartcompilation”和“Preservefewernodenamestosavediskspace”选项,这样可使得每次的重复编译运行得更快。
图3-39选择编译模式,2.编译如果只想进行其中某一项或某几项编译,可选择菜单“Tools”“CompilerTool”,即可出现图3-40所示的编译工具,图中包括分析和综合器(Analysis&Synthesis)、适配器(Fitter)、装配器(Assembler)、定时分析器(TimingAnalyzer)、网表文件提取器(EDANetlistWriter)等,点击每个工具前面的小图标可单独启动每个编译器,如果点击“Start”按钮,则启动了整个编译过程。
图3-40设定编译工具,3.4.4仿真验证1.打开波形编辑器选择菜单“File”“New”,在“New”窗口中选择“OtherFiles”页面中的“VectorWaveformFile”选项,点击“OK”按钮,即出现波形编辑窗口。
2.输入信号节点选择菜单“View”“UtilityWindows”“NodeFinder”,出现如图3-41所示的对话框,在“Filter”框中选择“Pins:
all”,再点击“List”按钮,即在下面的“NodesFound”框中出现本设计项目中的所有端口引脚列表,从端口列表中选择所需要的,并逐个拖到波形编辑器窗口中。
图3-41输入信号节点,3.编辑输入信号波形点击波形编辑窗口中的全屏显示按钮,使窗口全屏显示,使用波形编辑窗口中的各种波形赋值快捷键,编辑各输入信号的激励波形,如
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- EDA 技术 应用