数字系统设计四位加法器.docx
- 文档编号:18271550
- 上传时间:2023-08-14
- 格式:DOCX
- 页数:13
- 大小:4.01MB
数字系统设计四位加法器.docx
《数字系统设计四位加法器.docx》由会员分享,可在线阅读,更多相关《数字系统设计四位加法器.docx(13页珍藏版)》请在冰点文库上搜索。
数字系统设计四位加法器
王晓1128405711电42班
实验目的:
1.熟悉原理图设计方法;
2.熟悉掌握层次设计方法;
3.进一步熟悉设计流程,掌握数字系统实验开发箱的使用。
实验内容:
1.首先在原理图输入方式下设计出一位的半加器,并进行仿真验证;
2.用元件例化的方法设计一位的全加器,并进行仿真验证;
3.用元件例化的方法设计四位的全加器,并进行仿真验证,并进行下载测试。
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 数字 系统 设计 加法器
冰点文库所有资源均是用户自行上传分享,仅供网友学习交流,未经上传用户书面授权,请勿作他用。
关于本文