循环彩灯控制器.docx
- 文档编号:17885766
- 上传时间:2023-08-04
- 格式:DOCX
- 页数:17
- 大小:1.26MB
循环彩灯控制器.docx
《循环彩灯控制器.docx》由会员分享,可在线阅读,更多相关《循环彩灯控制器.docx(17页珍藏版)》请在冰点文库上搜索。
循环彩灯控制器
湖南科技大学
10级实验设计报告
课题:
简易循环彩灯控制器
学生姓名:
谭新
学院:
信息与电气工程学院
专业:
电子信息工程
班级:
电子二班
二O一一年十二月一日
目录
1.
实验要求:
3
2.
电源部分:
4
3.
电源原理图及PCB:
4
4.
主芯片介绍:
5
5.
时钟信号:
9
6.
花型控制部分:
9
7.
花型演示部分:
10
8.
Proteus仿真分析:
11
9.
彩灯原理图及PCB:
12
10.
元件清单:
13
11.
硬件设计:
14
12.
故障分析:
15
13.
心得体会:
15
14.
参考文献、资料:
15
1.实验要求
简易彩灯循环控制器
设计一电路控制彩灯的循环显示,要求8个发光二极管排成一行,二极管的亮灭构成彩
灯图形,要能循环显示如下8种彩色图案。
(1)彩灯自左到右渐亮至全亮。
(2)彩灯自左到右渐灭至全灭。
(3)彩灯自右到左渐亮至全亮。
(4)彩灯自右到左渐灭至全灭。
(5)彩灯全亮。
(6)彩灯全灭。
(7)彩灯全亮。
(8)彩灯全灭。
要求:
1、通过查找资料设计电路(只能用模电、数电实现)。
2、用PROTEL(或其它绘图软件)设计电路的原理图、PCB图(分别设计成单面板和双面板)
3、制作实物(用万能板焊接)、调试
4、撰写设计报告
5、验收
注意事项:
1、要自己独立完成,不得互相拷贝。
2、不懂的可问老师或学长,也可互相讨论。
3、主要芯片可到老师处借。
4、要求自制电源(与课题一样的要求(电路图、PCB图、实物、报告)。
5、时间:
1个月(2011年11月1日-2011年12月1日),先做完的可提前验收!
目的:
1、掌握数字电路的设计、制作、调试方法。
2、掌握稳压电源的原理。
3、基本掌握PROTEL(或其它绘图软件)。
4、提高焊接技术。
5、熟悉设计报告的撰写要求,掌握Word的排版。
2.电源部分
5V电源的制作比较简单,方法也比较多,我是用7805稳压芯片来设计的。
自制5V电源需要一个变压器,一个整流桥(用于将交流变为直流),一个大电容(1000uF~3300uF),一块7805芯片及一些常见的电容。
3.电源原理图及PCB图
5V电源原理图
5V电源PCB
4.主芯片介绍
4.1稳压芯7805
7805能使输出电压稳定在5V左右,在焊接硬件的时候注意第二脚是接地脚,接错的话芯片会发热。
整流桥可以用KBP206,也可以用四个二极管自己搭建一个。
7805的主要参数如下:
7805内部结构7805外形图
7805主要参数
4.2集成反相器(非门)74LS04
74LS04集成了6个反相器,即非门,用于高低电平之间的转换,它的主要参数如下:
74LS04主要参数74LS04
4.3集成与门74LS08
74LS集成了三个与门,DIP14封装,管脚图如下
74LS08主要参数74LS08
4.4集成或门74LS32
74LS32主要参数 74LS32
4.5移位寄存器74LS194
引出端符号
CLK时钟输入端
MR清除端(低电平有效)
A-D并行数据输入端
DSL左移串行数据输入端
DSR右移串行数据输入端
S0、S1工作方式控制端
QA-QD输出端
当清除端(MR)为低电平时,输出端(QA-QD)均为低电平。
当工作方式控制端(S0、S1)均为高电平时,在时钟(CLK)上升沿作用下,并行数据(A-D)被送入相应的输出端QA-QD。
此时串行数据(DSR、DSL)被禁止。
当S0为高电平、S1为低电平时,在CLOCK上升沿作用下进行右移操作,数据由DSR送入。
当S0为低电平、S1为高电平时,在CLOCK上升沿作用下进行操作,数据由DSR入。
当S0和S1均为低电平时,CLOCK被禁止。
对于54/74LS194,只有当CLK为高电平时S0和S1才可改变。
4.6同步计数器74LS161
PCO进位输出端
CLOCK时钟输入端(上升沿有效)
CLEAR异步清除输入端(低电平有效)
ENP计数控制端
ENT计数控制端
ABCD并行数据输入端
LOAD同步并行置入控制端(低电平有效)
QA-QD输出端
161的清除端是异步的。
当清除端CLR为低电平时,不管时钟端CLK状态如何,即可完成清除功能。
161的预置是同步的。
当置入控制器LD为低电平时,在CLK上升沿作用下,输出端Q0-Q3与数据输入端P0-P3相一致。
对于54/74LS161,当CLK由低至高跳变或跳变前,如果计数控制端ENP、ENT为高电平,则LOAD应避免由低至高电平的跳变,而54/74LS161无此种限制。
161的计数是同步的,靠CLK同时加在四个触发器上而实现的。
当ENP、ENT均为高电平时,在CLK上升沿作用下Q0-Q3同时变化,从而消除了异步计数器中出现的计数尖峰。
对于54/74LS161,只有当CLK为高电平时,ENP、ENT才允许由高至低电平的跳变,而54/74LS161的ENP、ENT跳变与CLK无关。
161有超前进位功能。
当计数溢出时,进位输出端(RCO)输出一个高电平脉冲,其宽度为Q0的高电平部分。
在不外加门电路的情况下,可级联成N位同步计数器。
对于54/74LS161,在CLK出现前,即使ENP、ENT、CLR发生变化,电路的功能也不受影响。
4.7时钟芯片NE555
1脚(GND)是地端;
2脚(TR)称触发端,是下比较器的输入;
3脚(Vo)是输出端,它有O和1两种状态,
由输入端所加的电平决定;
4脚(MR)是复位端,加上低电平时可使输出为低电平;
5脚(Vc)是控制电压端,可用它改变上下触发电平值;
6脚(TH)称阈值端,是上比较器的输入;
7脚(DIS)是放电端,它是内部放电管的输出,有悬空和接地两种状态,
也是由输入端的状态决定;
8脚(Vcc)是电源端,
5.时钟信号
用NE555构成一个多谐振荡器,让其产生脉冲,工作原理是:
接通电源后,若OUT是高电平,则555内部的放电管T截止,电容C充电,充电回路是Vcc——R9——R10——C1——GND,Vc按指数规律上升。
当Vc上升到2/3Vcc时,输出OUT翻转为低电平,T导通,电容C放电,放电回路C1——R10——T——GND,Vc按指数规律下降,降到1/3Vcc时,输出OUT翻转为高电平,放电管T截止,C再次充电,如此循环,产生脉冲。
高电平维稳时间为:
t1=0.7(R9+R10)C1
低电平维稳时间为:
t2=0.7R10C1
振荡周期为:
t=t1+t2=0.7(R9+2R10)C1
555脉冲波形图
6.花型控制部分
控制部分是本次设计的关键,由两个四位二进制计数器74LS161级联起来,作为计数模块,其中一片161作为低位,当其计数满进位时产生脉冲使高位161开始计数,将低位161的进位端接在高位的使能端,便能将两片161级联。
如下图:
7.花型演示部分
因为题目要求中只有八节拍的花型,而没有十六节拍的花型,所以两片194不需要级联就可以直接演示题目要求的八种花型,花型演示部分电路图如下:
8.Proteus仿真分析
为了PCB的制作方便,我用的是AltiumDesigner设计的原理图,但是AltiumDesigner不能进行仿真测试,为了确保原理图的正确,我在Protues中对原理图进行了仿真测试,调了一下时钟电路的电容和电阻值,修改了一些小错误。
Proteus仿真图
经仿真测试,此设计完全能满足题目要求。
9.彩灯原理图及PCB
循环彩灯的总循环图和PCB图如下:
循环彩灯总原理图
循环彩灯PCB图
10.元件清单
元件名称
数量
220V/9V变压器
1
NE555
1
74LS161
2
74LS194
2
74LS04
1
74LS08
1
74LS32
1
7805
1
整流桥Kbp206
1
1000uF电解电容
1
10uF电解电容
2
104电容
2
发光二极管
9
1k电阻
9
万用办板
2
导线
若干
11.硬件设计
因为手机像素不高,拍出来的效果不是很好
12.故障分析
本设计线路较多,很容易接错线,我就遇到这样的麻烦,实物图焊好以后,彩灯不是不亮就是乱码,总是与实际有偏差,所以在焊接的时候要有耐心也要细心,焊完以后要多检查几遍。
一般来说,在仿真软件里能调试出来,说明原理和设计没有问题,芯片一般也不会有问题,只要耐心地焊接好,确保线路正确,还是能够显示仿真的花样的。
13.心得体会
这道实验设计题看起来很简单,真正动起手来,才发现还是有些难度的。
这道题难就难在不能用单片机控制,只能用数电来实现。
单片机控制的话,几乎只用写程序就行了,但是用数电的话,就全是硬件了。
此题要焊接的线比较多,因而很繁琐,而且容易出错,很考验人的耐心和细心,做为实验室的选人题非常好。
14.参考文献、资料
1.《AltiumDesigner实用宝典——原理图与PCB设计》闫胜利编著
2.《数字电路与逻辑设计》高等教育出版社王毓银编著
3.《模拟电子技术基础》童诗白编著
4.proteus教程:
电子线路设计、制版与仿真清华大学出版社朱清慧翟天嵩编著
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 循环 彩灯 控制器