抢答器课设报告副本.docx
- 文档编号:17397141
- 上传时间:2023-07-24
- 格式:DOCX
- 页数:22
- 大小:512.35KB
抢答器课设报告副本.docx
《抢答器课设报告副本.docx》由会员分享,可在线阅读,更多相关《抢答器课设报告副本.docx(22页珍藏版)》请在冰点文库上搜索。
抢答器课设报告副本
摘要
时代的进步造就了工业的发达,而林林总总的元器件是促成工业发展的根本!
各种各样的电子产品大大方便了人类的生活。
大到航空母舰,小到一块手表,都存在一些电子原件。
由一些基本的原件组成的电子产品层出不穷。
下面要介绍的是由一些基本原件组成的八路抢答器。
其中有抢答器的原理以及所用器件的详细介绍。
总电路包括了几个部分,这几个部分在下面类容中都有详细介绍,还附加了一些数字电路和仿真结果(波形)。
关键字:
抢答,计数,74ls138,74ls148,反馈
课程设计任务书I
1设计主要内容及要求II
1.1设计目的:
II
1.2基本要求II
1.3发挥部分II
2设计过程及报告的基本要求II
2.1选题基本要求II
2.2图纸基本要求II
2.3报告的基本要求II
2.4装订顺序II
2.5时间安排II
课程设计成绩评定表III
摘要IV
1设计任务描述1
1.1设计题目:
1
八组抢答器1
1.2设计要求1
1.2.1设计目的1
1.2.2基本要求1
1.2.3发挥部分1
2设计思路2
3设计方框图3
4各部分电路原理及设计4
4.1各部分电路原理4
4.1.1优先编码电路:
4
4.1.2记录组别号码电路4
4.1.3译码电路5
4.1.4计数电路6
4.1.5预置抢答以及清零电路6
5电路设计分析过程8
6设计过程遇到的问题及解决9
6.1反映过快问题9
6.2计数问题10
7总电路图以及最终波形12
8元器件清单14
9主要元器件介绍15
9.174148编码器15
9.2D触发器的介绍16
9.374138译码器的介绍17
9.474160计数器的介绍18
小结………………………………………………………………………………………………..19
参考文献21
附录A1逻辑电路图22
1设计任务描述
1.1设计题目:
八组抢答器
1.2设计要求
1.2.1设计目的
(1)掌握抢答器的构成、原理与设计方法;
(2)熟悉QuartusII的仿真方法。
1.2.2基本要求
(1)八组抢答,先抢有效,后抢失效;
(2)能记录先抢到的组别号码;
(3)每组有抢到次数的计数器;
(4)有重启抢答以及复位清零功能。
1.2.3发挥部分
(1)可预置倒计时功能;
(2)其他。
2设计思路
设计电路时,首先考虑的就是先抢有效后抢失效的问题。
为了解决这个问题,我查了许多资料,最后决定用74ls148即优先编码器。
这个原件可以解决先抢有效后抢失效的问题。
当没有信号输入的时候,A0、A1、A2输出高电平,gsn端也输出搞电平,这时候表示没有人抢答。
当有一组信号输入时,三个端口以及每个端口后面所接的非门可以直接显示组别号码,如2N端口输入低电平,则后显示的组别号码就为2。
对于74ls148来说,只要输入端有信号,其立马工作,并且之后输入的信号全无效,这样就解决了设计任务中的先抢有效后抢无效的要求。
之后解决的应该是显示组别号码的问题,经过尝试,我最后决定用D触发器。
当前面有信号输入的时候,D触发器有符合额度输出。
可以把cp脉冲的周期调很长时间,那样就可以长时间显示了。
然后是计数电路,因为3个D触发器的输出信号无法对应8个计数器,所以我使用了74ls138译码器,这样每一组输入都可以对应一个输出端,就是都可以单独计数了。
为了重启抢答功能,我想了很多方法,最终通过老师和同学的帮助解决了问题。
在后面的D触发器上可以接一个从gsn得到的反馈信号,将之和一个输入端口通过同或接到74ls148的EIN端。
至于清零电路,很简单,直接在74ls160的CLR端接一个输入端,可以直接改电平清零就好了!
3设计方框图
4各部分电路原理及设计
4.1各部分电路原理
4.1.1优先编码电路:
优先编码电路中,我使用的优先编码器74ls148。
74ls148是8线-3线优先编码器。
当没有信号输入的时候,A0、A1、A2输出高电平,gsn端也输出搞电平,这时候表示没有人抢答。
当有一组信号输入时,三个端口以及每个端口后面所接的非门可以直接显示组别号码,如2N端口输入低电平,则后显示的组别号码就为2。
对于74ls148来说,只要输入端有信号,其立马工作,并且之后输入的信号全无效,这样就解决了设计任务中的先抢有效后抢无效的要求。
如果有俩个端口同时输入信号,则其输出信号同没有输入信号时雷同,均表示抢答无效。
4.1.2记录组别号码电路
这部分电路中,我使用了4个相同的D触发器。
74ls148三个输出端口分别对应一个D触发器,gsn段也对应一个。
当优先编码电路有信号输入时,经过电路后输出输入信号对应的端口(就是组别号码),然后再输入到D触发器中。
三个D触发器刚好可以完整的显示出组别号码,并通过之后的一些反馈电路使其一直保持,即组别号码可以长时间显示指导抢答完毕。
其中gsn输出并接上一个D触发器,是为了发出反馈信号,后面会有表述!
其电路图如下:
4.1.3译码电路
这部分电路中我使用的是我们熟知的74ls138译码器。
74ls138译码器的作用就是把之前电路输出的组别号码经过译码后输出,使后面的计数部分有正确的输入。
其三个输入端的高低位顺序必须和74ls148三个输出端口的高地位顺序相对应,否则会影响后面的计数电路。
4.1.4计数电路
计数电路部分我使用了我们在数电课程中学过的74ls160计数器。
因为74ls138译码器输出的是2进制代码,索引使用74ls160的使能端进行脉冲计数。
74ls160的4个信号输入端不接入任何输入,把计数器的一个使能端当作信号输入端口使用。
并且计数器的置位端接入一个高电平使其无效。
其清零端接一个信号输入端口,用于后面的清零功能!
4.1.5预置抢答以及清零电路
预置抢答电路我使用的是反馈,通过反馈信号已经一个信号输入端和同或门,解决了预置抢答部分。
清零部分比较简单,就是在计数器的清零端接入一个信号输入端口,调节其输入。
电路作用的时候设成高电平,清零的时候设成低电平就可以了!
这俩个部分的电路图如下
清零部分是把8个计数器的clr端同时接在一个信号输入端口上用以产生清零功能,由于条件限制,我只截了一部分电路。
5电路设计分析过程
为了满足设计要求,我查询了很多网上资料和文献资料。
设计抢答电路的时候,由于该题目的设计要求是先抢有效后抢失效,所以经过考虑后我选择了74ls148优先编码器,其优先编码的功能可以满足题目的要求,就是有一个信号
输入后,其后来的信号便没有效果。
抢答电路后面的组别号码显示电路,我使用的是D触发器,因为D触发器可以直接反映出抢答电路的输出状态,并且通过后面的反馈电路使其能长时间显示组别号码直到抢答结束。
接着是译码电路,因为组别号码显示电路输出的是3个单独的二进制代码,需要通过译码器才能实现后面的计数功能。
因为之前的课程学过译码器,所以我使用了74ls138译码器,而且它也符合我的设计要求。
最后是技术电路,我使用的同样是我们学过的计数器74ls160。
74ls160是十六进制计数器,可以满足我的设计要求。
并且具有清零端口,方便后面的清零,所以我使用了这个计数器。
6设计过程遇到的问题及解决
设计过程中遇到很多大大小小的问题,下面说几个主要的:
6.1反映过快问题
在抢答电路中,对于74ls148来说,当有信号输入的时候,gsn端立马变成低电平。
刚开始设计电路的时候,由于没有考虑信号传输的延迟以及器件反映速度问题,出现了问题。
我直接在gsn端接了个反馈电路,想用这个反馈电路来解决预置抢答的要求,结果怎么弄都得不到我想要的输出波形,后来通过老师的解答以及一些相关资料的介绍,我才明白我忽略了器件反映速度问题。
之后我在不是直接从gsn端口接反馈信号,而是在后面的D触发器的输出端得到反馈信号,这样就解决了器件反馈快慢的问题。
解决电路图如下:
6.2计数问题
在组别号码显示电路中,我刚开始使用的是74ls279,但是用于种种原因,我最后放弃了使用,转而使用了比较简单的D触发器。
但是在使用D触发器的时候也出现了问题。
因为D触发器是cp脉冲出发,我使用的是上升沿触发。
当第一个上升沿来临,D触发器输出了我想要的波形,但是当第二个上升沿来临时,D触发器输出的不是我想要的波形,这让我很是苦恼,而其产生的结果就是当D触发器在第二次上升沿来临时,输出了低电平,然后我的0号计数器就开始计数。
后来经过同学的讲解,我找到了解决的方法,就是在抢答电路中的有限编码器74ls148的gsn端接一个反馈信号到译码器74ls138的使能端,使之可以在抢答电路锁存后,译码器就停止工作,那样除了我要求的计数器进行计数外,0号计数器不会自主计数,解决了我的问题。
解决电路如下:
PS:
遇到的问题比较多,我只找了几个比较重要的问题。
7总电路图以及最终波形
8元器件清单
序号
名称
型号
数量
1
编码器
74148
1
2
寄存器
74375
1
3
译码器
74138
1
4
计数器
74160
8
5
输入
20
6
输出
37
9主要元器件介绍
9.174148编码器
引出端符号:
0-7编码输入端(低电平有效)EI选通输入端(低电平有效)A0、A1、A2编码输出端(低电平有效)GS宽展端(低电平有效)
EO选通输出端
真值表:
*EN*0*1*2*3*4*5*6*7*C*B*A*OS*EO
00111111111101
0-011111111001
0--01111110101
0---0111110001
0----011101101
0-----01101001
0------0100101
0-------000001
01111111111110
1--------11111
9.2D触发器的介绍
内部构造:
9.374138译码器的介绍
译码器封装引脚图
9.474160计数器的介绍
160的计数是同步的,靠CP同时加在四个触发器上而实现的。
当CEP、CET均为高电平时,在CP上升沿作用下Q0-Q3同时变化,从而消除了异步计数器中出现的计数尖峰
小结
现在的社会到处都有电子产品,而这些电子产品又是由多种多样的电子原件通过不同的方法构成的。
我们这组课设的题目的8路抢答器。
顾名思义,8路抢答器就是可以供8个人进行竞赛抢答的电子器件。
抢答器这种东西在很多地方都可以看见,大小的竞赛都会用到这种东西,可以说是利用比较多的一种电子器件。
在设计的过程中。
,不免会遇到这样那样的问题,但是通过和老师的交流以及向同学的学习,我所遇到的问题都得到了很好的解决。
让我记忆最深刻的就是电路的抢答部分。
其实我认为这个设计最难的部分也就是抢答部分。
,而我和其他组员也的确花费了很长时间在抢答电路上面。
从刚开始数字原件的选择到之后电路的连接以及设计反馈电路,我总共花费了3天左右的时间,才最终敲定了设计方案,其中所经历的坎坷。
。
。
虽然觉得这次课设挺难的,特别的使用的还是比较陌生的仿真软件,但是我的确学到了很多东西。
首先,对数字电路的设计有了一定的理解,以后再遇到类似的问题我相信我可以很好的解决。
其次,我知道了团队合作的重要性。
虽然我们的设计方案都有所不同,但是我们的一些设计思路还是相同的,而大家一起合作,共同解决彼此遇到的难题,取彼之长,补己之短,这才是设计成功的关键所在。
短短的一周时间很快就过去了,这周的课程设计让我受益匪浅,巩固了之前学习的一些知识,也弥补了一些知识的空白。
同时,我也从中感受到了创造的乐趣,特别是当我的整体电路图出来,并且仿真成功的时候,我体会到了的久违的感觉——一种由辛苦到达成功后的喜悦!
致谢
首先,我得感谢我们的知道老师黄硕老师,感谢他在这一周内对我的帮助!
黄老师帮助我分析了课设的要求以及一些大体的设计思路,并且总是能及时的解决我所遇到的各种设计问题,同时也纠正了我所犯下的一些错误。
可以说没有黄老师的指导,我的设计之路将会很长很长,再次感谢!
其次我还得感谢我的同学,没有他们的帮助,我也难以顺利的完成我的课程设计。
我也明白的三人行必有我师的道理,想同学学习,取长补短,绝对没有错的。
最后感谢一下给我们提供课设条件学校,让我们的创新意识大大的增强了,提高了我们的动手能力!
参考文献
[1]峁有柏,电子技术基础与技能,机械工业出版社。
[2]康光华.电子技术基础(数字模拟部分),高等教育出版社,第五版。
[3]沈小丰.电子线路试验——数字电路实验,清华大学出版社。
[4]互联网。
附录A1逻辑电路图
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 抢答器课设报告 副本 抢答 器课设 报告
![提示](https://static.bingdoc.com/images/bang_tan.gif)